基于verilog hdl的信号发生器的设计 the design of signal generator based on verilog hdl.pdfVIP

TheDesignofSignalGeneratorBasedonVerilogHDL CHENYajunCHENLongdao 10.3969/j.issn.1005-9490.2011.05.011 基于VerilogHDL的信号发生器的设计 陈亚军 陈隆道 浙江大学电气工程学院，杭州310027 摘 要：旨在研究设计一种可以产生正弦波、方波、三角波和锯齿波等四种波形，且输出波形的幅值、频率可调的信号发生 器。在Altera公司的QuartusⅡ工具软件环境下，应用VerilogHDL语言完成了系统的设计，建立的程序工程下载至FPGA器 件后，系统实验测试结果达到了预想效果。采用VerilogHDL语言编程来完成整个设计，不但提高了设计效率，而且使系统具 有设计灵活、实现简单、性能稳定的特点。 嵌入式系统；信号发生器；VerilogHDL；QuartusⅡ TP312 A 1005-9490(2011)05-0525-04