直扩解调器锁相环设计 design of pll in ds-ss demodulation system.pdfVIP

下载本文档

1
0
约9.76千字
约 4页
2017-08-27 发布于上海
举报
版权申诉

直扩解调器锁相环设计 design of pll in ds-ss demodulation system.pdf

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

直扩解调器锁相环设计 design of pll in ds-ss demodulation system

电予科技2008锋第2l卷第5期直扩解调器锁相环设计邬婕鸣，张辉，强晔 (西安毫予群技大学遵信工程学院，陕秀嚣安710071 摘耍在大多普勒频移与低馆噪比的通信环境下，为了实现崴扩解调器中的载波提取，建立了栽波同步镁壁，重点砖箕孛酶簸穰嚣透蟹_莓}：珞参数{雯谤，并透过镑真滋较了囊苓霞镕噪地下，镶穗嚣豁落参数砖系统酶捕获时间以及跟踪精度等性能的影响，对结果进行分析并得出结论。关键谰锁相环；多谱勒频移；低信噪比；直扩解调嚣审霾分类专TN911。8文簸檬识疆舂文章编号1007—7820{2008》05—026—03 ofPLLinDS-SSDemodulafion Design System Ye W娃Jieming，ZhangHui，Qiang of (SchoolTelecommunications Engineering，XidianUniversity，Xi’舭710071，China) 矗渤坟Torealizecarrier inDS—SSdemodulationcartier modd acquisition system。thesynchronization isestablishedwith offsetandlow islaidonthe of largeDopplerfrequency SNR．Emphasis designphase-locked influenceof onthe and is differ- which time studiedunder loopparameters，the capturing trackingperformance entSNR ofthe software conclusionismadebasedonan simulationre— through simulation。Finally，the analysis suits． Keywordsphase—locked offset；low demodulation loop(PLL)；Dopplerfrequency SNR；DS—SS system 在相干通信中，锁相环(PLL)通常被用于提取系统框图如图1。摆于载波。锁耀垮是一个能跟踪输入信号褪位的|}嚣环自动控制系统。它具有载波跟踪特性，调制跟踪输入一信号特性以及低门限特性，能够从噪声中提取到与调制载波阉频丽攘的耜于载波H】。当大多普勒频移泼及低信噪比条件下，对于直扩解调器，如何较好的实图1载波同步模型现载波同步就成为了解调中十分关键的问题。文中拳l餍锁糯环实现载波同步，由于频移较大帮低信嗓这里，重点在予镆穗环路的设计。镂褶嚣由比，需要较好的设计环路以实现载波跟踪。 (vco