实验一3-8译码及软件介绍.pptx

实验任务：设计一个3线-8线译码器 实验内容：3线-8线译码器的逻辑功能是将输入的3位二进制代码译成8种对应的输出高、低电平信号。 ;实验内容：3线-8线译码器功能表 ;实验要求： 功能性要求 能够实现带控制输入端的3线-8线译码器功能，即在输入端控制下，输入3位二进制编码可以输出对应的高、低电平信号。 设计性要求 使用代码设计方式来进行设计。采用基本门结构化描述。能够编写Test Bench文件，并利用Modelsim进行仿真。;数字电路的分类;早期： 基于晶体管连接的设计； 基于系统组件（集成块）的设计； 当今： 基于基本单元的设计； 基于可编程器件的设计； ;VHDL（Very high speed integrated circuit hardware Description language）是描述性质的语言，而非设计语言。 设计者利用这种语言来描述自己的设计思想。包括硬件电路的功能，信号连接关系以及各器件的时序关系。之后用EDA工具仿真综合，最后用专用集成电路（ASIC）或可编程逻辑器件（CPLD和FPGA）来实现其功能。 设计理念：硬件设计软件化。; FPGA开发工具软件 正确使用FPGA开发工具软件，对于优化设计项目、提高设计效率十分有益。 目前FPGA开发工具软件包括两大类，一类是由器件供应厂商提供，只适用于开发本公司器件的工具软件，如：Xilinx公司的Xilinx ISE,Altera公司的QuartusⅡ。 另一类是第三方提供的综合、仿真软件，综合工具主要有Synplify、Leonardo等综合工具，仿真工具主要有Modelsim。本实验主要介绍Xilinx ISE, Modelsim及Xilinx公司的测试软件Chipscope的使用。 ; FPGA开发工具软件 ISE软件是Xilinx公司提供的FPGA集成开发环境,集成了设计输入、仿真、逻辑综合、布局布线与实现、时序分析、芯片下载与配置等设计流程所需工具。 ; FPGA开发工具软件 ModelSim软件是一款功能强大的仿真软件，具有速度快、精度高和便于操作的特点，此外还具有代码分析能力，可以看出不同代码段消耗资源的情况。其功能侧重于编译和仿真，不能制定编译的器件和不具有下载配置的能力，所以需要和ISE等软件关联使用。 ; 软件使用实例演示 新建项目 1、启动软件 启动【开始】→程序】→【Xilinx ISE Design Suite 14.2】→【ISE Design Tools】→【Project Navigator】到图3-7界面。当第一次使用时，由于没有过去的项目记录，所以各栏均为空白，下次再次启动该软件时，会自动调出前一次的项目，显示在各栏中。 ; 软件使用实例演示 新建项目 2、新建项目 （1）选择File New Project，弹出新建工程对话框。在项目名称中输入 文件名。在项目路径中单击“…”按钮，将项目放到指定目录。然后单击“Next”。注意：项目文件名及路径名中不能使用中文，名字开头不能用数字。 ; 软件使用实例演示 新建项目 2、新建项目 （2）项目属性对话框如下所示，通过下拉条选择所使用的芯片系列、型号、封装形式、速度等级、顶层源文件类型、综合工具、仿真工具、所使用的硬件描述语言。按图3-9配置参数。然后单击“Next”。; 软件使用实例演示 新建项目 2、新建项目 （3）点击“Next”进入图3-10，单击“Finish”。完成新建项目。; 软件使用实例演示 新建源文件 源文件是指设计输入文件，在ISE软件中，一个项目包括一个或多个源文件。创建源文件的过程如下： （1）点击Projec New source。; 软件使用实例演示 新建源文件 （2）下图为源文件类型选择对话框。在对话框的左侧选择源文件类型，选择“VHDL Module”，并输入文件名及路径名。; 软件使用实例演示 新建源文件 弹出的“New Source Wizard”对话框列出的源文件类型含义如下： IP(Coregen Architecture Wizard)File:由ISE的IP Core生成工具快速生成可靠的源代码。 Schematic:电路图类型。 User Document：用户文档类型。