EDA第5章_Quartus I的I应用向导.ppt

下载文档 降价啦

0
0
约小于1千字
约 42页
2017-10-13 发布于湖北
举报
版权申诉
保障服务

EDA第5章_Quartus I的I应用向导.ppt

1、本文档共42页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。

EDA第5章_Quartus I的I应用向导

第 5 章 QuartusII 应用向导 ;5.1 基本设计流程 ;为设计文件新建一个文件夹作工作库;5.1 基本设计流程 ;5.1 基本设计流程 ;5.1 基本设计流程 ;5.1 基本设计流程 ;工具设置;设置结束;图5-6 选择目标器件EP1K100QC208-3 ;图5-9 全程编译后出现报错信息 ;图5-10 选择编辑矢量波形文件 ;图5-11 弹出的波形编辑器 ;图5-12 设置仿真时间长度，如50us ;图5-13 vwf激励波形文件存盘 ;图5-14 向波形编辑器拖入信号节点 ;图5-15 设置时钟CLK的周期 ;图5-16 选择总线数据格式 ;图5-17设置好的激励波形图 ;图5-18 选择仿真控制 ;图5-19 仿真波形输出 ;图5-20 选择全时域显示 ;图5-21 cnt10工程的RTL电路图 ;5.2.1 引脚锁定—选定工作模式 ;步骤6：引脚锁定;结构图上的信号名;结构图上的信号名;信号名称;图5-23 Assignment Editor编辑器 ;Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd.; 引???锁定完成必须再编译一次（启动Start Compilation）一次，才能将引脚锁定信息编译进编程下载文件中。此后就可以准备将编译好的SOF文件下再到实验系统的FPGA中去了。;图5-25 选择编程下载文 ;设置编程器—单击Hardware Setup按钮，在弹出的对话框中，选择Hardware Settings页，单击Add Hardware…项，选择ByteBlasterMV.;图5-28 ByteBlasterII编程下载窗 ;图5-29 ByteBlaster?II接口AS模式编程窗口 ;5.4 原理图输入设计方法 ;图5-42 元件输入对话框 ;图5-43 将所需元件全部调入原理图编辑窗并连接好 ;图5-44 连接好的全加器原理图f_adder.bdf ;图5-45 f_adder.bdf工程设置窗 ;图5-46 加入本工程所有文件 ;图5-47 全加器工程f_adder的仿真波形