补码加减法运算的.pptVIP

下载本文档

1
0
约1.33千字
约 37页
2017-10-13 发布于湖北
举报
版权申诉

补码加减法运算的.ppt

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

补码加减法运算的

计算机组成原理;加法规则：先判符号位，若相同，绝对值相加，结果符号不变; 若不同，则作减法， |大| - |小|，结果符号与|大|相同。减法规则：两个原码表示的数相减，首先将减数符号取反，然后将被减数与符号取反后的减数按原码加法进行运算。;补码加法的公式:;例: x＝0.1001, y＝0.0101, 求 x＋y。;3.补码减法;例: x＝＋0.1101, y＝＋0.0110, 求 x－y。;溢出及与检测方法;?解：????? [x]补=0.1011? ?? [y]补=0.1001 ??????????????? ?? [x]补??? 0. 1 0 1 1 ??????????? ?? +?? [y]补??? 0. 1 0 0 1 ???????????? ? ??? [x+y]补??? 1. 0 1 0 0 ;2.溢出的检测方法;（2）单符号位检测方法2;F; 一个符号位只能表示正、负两种情况，当产生溢出时，符号位的含义就会发生混乱。如果将符号位扩充为两位(Sf1、Sf2)，其所能表示的信息量将随之扩大，既能判别是否溢出，又能指出结果的符号。; ? 任何小于1的正数：两个符号位都是“0”，即 00.x1x2...xn; ? 任何大于-1的负数：两个符号位都是“1”，即 11.x1x2…xn ;双符号数溢出检测; Sf1Sf2 ＝00 结果为正数，无溢出 01 结果正溢 10 结果负溢 11 结果为负数，无溢出;?解：??? [x]补=00.1100??? [y]补=00.1000 ??????????????? ?? [x]补??? 0 0. 1 1 0 0 ????????????? +?? [y]补??? 0 0. 1 0 0 0 ???????????? ???????????? 0 1. 0 1 0 0 ?符号位出现“01”，表示已溢出，正溢。即结果大于+1;基本的二进制加法/减法器;逻辑方程;2.n位的行波进位加减器;T被定义为相应于单级逻辑电路的单位门延迟。 T通常采用一个“与非”门或一个“或非”门的时间延迟来作为度量单位。;(1)对一位全加器(FA)来说，Si的时间延迟为6T(每级异或门延迟3T)； Ci＋1的时间延迟为5T。;(2)n位行波进位加法器的延迟时间ta为：;并行加法器进位链;并行加法器进位链;A1 B1;四位快速加法器; 4位快速加法器;成组进位;先行进位电路74182;先行进位的多功能算术/逻辑运算单元;Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd.;16位组内先行进位，组间先行进位;C0;64位先行进位系统;先行进位电路时间延迟分析;十进制加法器;一位BCD码行波式进位加法器一般结构：