tms320c5402芯片基本硬件设计 design for the basic hardware of tms320c5402 chip.pdfVIP

山西电子技术 应用实践 2007年第4期 TMS320C5402芯片基本硬件设计 杨明远1r2陈明义1 摘要：计论了TM岛20c5402芯片的时钟电路、电源电路、复住电路等基本硬件电路的设计方法，井给出了挂 线图。 关键词：TM岛20c5402；时钟电路；电源电路；复位电路 中图分类号：TP303文献标识码：A l TMS320C5402芯片的CPu与外设I／o是采用33v供电，内桉是采用18v供电。TI公司为 DsP芯片专门l殳计了电源转换芯片，其中提供两路输出的电 c54x的cPu结构包括：40比特的ALu，其输人来自16 比特立即数、16比特来自数据存储器的数据、暂时存储器、T TPs73哪18输出的两路电压为l8v和3 3v，每路电源的 中的16比特数、数据存储器中两个16比特字、数据存储器 中32比特宇、累加器中40比特字；2个40比特的累加器，分 断方式和电压监控等优点，它内部采用了PM0s晶体管来 为三个部分，保护位(39—32比特)、高位字(3I—16比特)、 传送电流，所以静态电流小且在全负载范围内不变，这是常 低位宇(15一O比特)；桶型移位器，可产生0到3i比特的左 规的稳压器做不到的。同时，芯片还提供两个宽度为200ms 移或0到16比特的右移；17×17比特的乘法器，40比特的 加法器；比较选择和存储单元cSsu；数据地址产生器DA— TⅣIs320(j402的电源电路。 GEN程序地址产生器PAC遗N。 褒1复位时的时钟方式 C54x的片内外设包括：通用i／O引脚xF和；两个定时 引脚状态 时斜一方式 嚣曩m曲和面n甜；片内镁相环PLLl8比特}耐日；多通道 cLK坩Ma舢a巢KⅡB 选择方案【 选择方案2 缓冲存串口M艘予；可编程等待状态产生器；可编程b缸止 0 0 1 外部时钟榻【，PL【，x3 外部时钟源．n』．×5 sW蛐模块；外部总线接口；砌1149．1标准J1IAG口。 】 l 0 ”部目*源，眦×2 外部时钟源H』．×4 2 TMS320C5402芯片时钟电路的设计 1 0 O 内部振荡器．PLLx3 自目*##，Ⅲ，×5 TMS320C5402时钟引脚为96脚(x1)、97脚(x2／ 0 l O 外部时钟源．硎』．×l 5 d 5 外部时钟源，M上x CU(IN)，图l和图2分别是采用无源晶振和有源晶振的接 0 1j 】 外部时钟漂濒宰豫以2 外部时钟振，频率黠以2 线图。对于晶振频率大小的选定没有特别的要求，因为)丑／ 1 【 1 内部振荡器．频带阵“2 内部振荡嚣，额半除