第10章 可编程并行接口芯片8255A.ppt

第10章 可编程并行通信接口芯片8255AP225--P239 概述 10.1 8255A芯片引脚定义与功能 10.2 8255A寻址方式 10.3 8255A的控制字 10.4 8255A的工作方式 10.5 时序关系 10.6 8255A的应用举例 教学目标 教学重点和难点 教学目标 掌握8255A控制字和寻址方式 理解8255A的内部结构和工作方式 掌握8255A的初始化编程 教学重点 控制字格式和工作方式 难点 工作方式及其对应的C口信号，工作时序 可编程并行通信接口芯片8255A 概述 并行通信是同时传送一个数据的所有位，它由并行接口来实现。其数据传送方向有两种，一种是单向传送，它只作为输入口或输出口；另一种是双向传送，它既可以作为输入口，也可以作为输出口。并行接口可以很简单（如三态门或锁存器），也可以很复杂（如可编程并行接口芯片） 8255A就是Intel生产的一种典型的可编程并行通信接口芯片，其功能与通用性都较强，使用也很灵活。通过学习要理解8255的编程方法以及应用。 10.1 8255A芯片引脚定义与功能 8255A是一个40脚封装双列直插式芯片 与CPU接口的信号 数据线D7～D0 ；端口地址选择信号A1～A0 ；读信号RD；写信号WR；片选信号CS ；复位信号RESET 与外设连接信号 8255A的端口A、B、C共有24条线（各8条），用来连接输入/输出设备。 A口：PA0 ～PA7； B口： PB0 ～PB7； C口：PC0 ～PC7 电源信号：Vcc、GND 8255A引脚示意图 D7～ D0 、A1～A0 、RD 、WR 、CS D7～ D0：8位双向数据线，连接CPU与8255A片内的三态双向数据总线缓冲器。 A1～A0：2位地址线，用于选择3个I/O端口和一个控制端口。 RD：读控制线，低电平有效。它连接系统总线的RD（最小方式），用于实现对8255A的读操作。 WR ：写控制线，低电平有效。它连接系统总线的WR（最小方式），用于实现对8255A的写操作。 CS：片选端，低电平有效。当系统地址译码使之为低电平有效时用于选中8255A芯片工作。 RESET、控制电路 RESET：复位信号，高电平有效。8255A复位后，其内部控制逻辑电路中的控制寄存器和状态寄存器等都被清除，3个I/Ｏ端口均被置为输入方式；并且屏蔽中断请求，24条连接外设的信号线呈现高阻悬浮状态。这种势态，将一直维持到8255A接收方式选择控制命令时才能改变，使其进入用户所设定的工作方式。  8255A的内部结构 8255A的内部结构框图如下图所示。 它可以分为3部分： CPU接口 内部逻辑 外设接口 1. 数据端口Ａ、Ｂ、C 2. A组控制和B组控制部件 3. 读/写控制逻辑电路 4. 数据总线缓冲器 8255内部结构示意图 A口：含1个8位数据输入锁存器和1个8位数据输出锁存器/缓冲器。 B口：含1个8位数据输入缓冲器和1个8位数据输出锁存器/缓冲器。 C口：含1个8位数据输入缓冲器和1个8位数据输出锁存器/缓冲器。 实际使用时，可以把A口、B口、C口分成两个控制组：A组和B组。A组控制电路由端口A和端口C的高4位（PC7～PC4）组成，B组控制电路由端口B和端口C低4位（PC3～PC0）组成。 1、数据端口Ａ、Ｂ、C 8255A的3个8位I/O端口A、B、C是和外设一边相连的接口，它们均可用来连接外设和作为输入口或输出口传输信息 。 在实际使用中，A口和B口通常只作为独立的输入或输出数据端口使用，都是作为8255A的数据口读入的，而不是作为状态口读入的。这时，A口和B口作数据口输入/输出，是按8位信息一起传输的。 C口的功能和使用比较特殊。它除了可以作数据口使用外，主要是用来配合A口和B口工作。此外，C口还可以作为专用（固定）联络（握手）信号线，以及用作实现按位控制之用。 2、A组、B组控制部件 这两组控制部件是8255A的内部控制逻辑，其内部有控制寄存器与状态寄存器，它们完成两个功能： 一是接收来自CPU通过内部数据总线送来的控制字，以选择两组端口的工作方式； 二是接收来自读/写控制逻辑电路的读/写命令，以决定两组端口的读/写操作。 3、读/写控制逻辑电路 读/写控制逻辑电路是和CPU一边相连的控制电路，负责管理8255A的数据传输过程。它接收片选信号CS与来自地址总线的地址信号A1、A0（在8086 CPU中为A2、A1）以及控制总线的信号RESET、WR、RD，将它们组合后，得到对A组控制部件和B组控制部件的控制命令，并将命令送给这两个部件，再由它们完成对数据信息、状态信息和控制信息的传