集成电路设计综合技术_SDU.ppt

教学目标 参考书目 Verilog 语言 主要内容 目的： 通过具体实例讲解Verilog 的语法，快速掌握Verilog的语法与结构 内容： Verilog概述 Verilog HDL结构 Verilog 语法与实例 Verilog概述 Verilog是在C语言的基础上发展起来的一种硬件描述语言 由Gateway Automation 于1983年首创，并于1995年成为IEEE标准，即IEEE standard 1364 支持不同抽象层次的精确描述以及混合模拟，如行为级、 RTL级、开关级等 设计、测试、模拟所用的语法都相同 Verilog概述 较高层次的描述与具体工艺无关 提供了类似C语言的高级程序语句，如if-else， for, while, break, case，loop以及int等数据类型 提供了算术、逻辑、位操作等运算符 包含完整的组合逻辑元件，如and、or、xor等，无需自行定义 支持元件门级延时和元件门级驱动强度(nmos, pmos) Verilog概述 与C语言的联系与区别 Verilog概述 抽象层次 系统级：C等高级语言描述 行为级：模块的功能描述 RTL级：寄存器与组合电路的合成 逻辑门级：基本逻辑门的组合（and, or, nand） 开关级：晶体管开关的组合(nmos, pmos) Verilog概述 Verilog 语言的描述风格 行