8-3线编码器1.docVIP

8线-3线编码器的设计 原理简介 编码器的逻辑功能就是把输入的每一个高低电平信号编成一个对应的二进制代码。 输入 输出 A0 A1 A2 A3 A4 A5 A6 A7 B2 B3 B4 1 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 1 0 0 0 0 1 0 0 0 0 0 1 1 0 0 0 0 1 0 0 0 1 0 0 0 0 0 0 0 1 0 0 1 0 1 0 0 0 0 0 0 1 0 1 1 0 0 0 0 0 0 0 0 1 1 1 1 实验操作 在电脑桌面上点击quartusII快捷方式。 建立工程 如图1所示，点击菜单“File”“New Project Wizard”。 进入如图2所示的界面，点击“Next”。 图1 进入如图3所示界面，确定工程项目的路径和名称。. 图3 点击“Next”，进入如图4所示的界面，点击“Next”，进入如图54所示的界面，选择器件型号。点击“Finish”完成设置。 图4 图5 建立VHDL文件 点击新建文件按钮，在弹出的如图6所示的界面中，选“VHDL File”。 图6 输入VHDL代码，如图7所示。并保存文件，文件名应该与实体名一致，如该例子中为“bm8_3.vhd”，如图8所示。 代码如下： Library IEEE ; Use IEEE.std_logic_1164.All ; Entity bm8_3 is port( a:in std_logic_vector(7 downto 0); b:out std_logic_vector(2 downto 0)); End bm8_3; Architecture one of bm8_3 is begin process(a) begin case a is wheb=000; wheb=001; wheb=010; wheb=011; wheb=100; wheb=101; wheb=110; when others=b=111; end case; end process ; end one; 图7 图8 编译文件 在项目导航栏“Project Negatior”中选择文件，点击鼠标右键，选“Set as Top-Level Entity”。 如图9所示，点击编译按钮。图10为编译成功提示。 图9 图10 引脚设置 点击菜单的，如图22所示。 图22 进入如图23所示界面，在栏中设置引脚，如图23所示。 图23 引脚设置如下： a[7] PIN_7 a[6] PIN_8 a[5] PIN_9 a[4] PIN_10 a[3] PIN_11 a[2] PIN_12 a[1] PIN_13 a[0] PIN_14 b[2] PIN_39 b[1] PIN_40 b[0] PIN_41 点击 ，再次编译，图24为编译成功提示。 图24 7. 下载代码 点击菜单的，如图25所示。进入如图26所示界面。点击，在图27界面中设置硬件为。 图25 图26 图27 将下面的方框选中，如图28所示。 打开实验箱电源按钮。 点击下载文件代码到实验箱上，如图29所示。 图28 图29 8. 观察实验现象 拨动实验箱的拨码开关SW3（见图30） 的IO1 ~IO8，“ON”为高电平，“OFF”为低电平。 图 拨码开关 图 输出LED