电压控制LC振荡器的设计+仿真图+流程图+源程序.docVIP

  • 56
  • 1
  • 约5.28千字
  • 约 17页
  • 2017-08-31 发布于浙江
  • 举报

电压控制LC振荡器的设计+仿真图+流程图+源程序.doc

电压控制LC振荡器的设计仿真图流程图源程序

电压控制LC振荡器的设计+仿真图+流程图+源程序 摘要:本设计采用变容二极管MV209实现电压控制LC振荡器,核心控制电路基于FPGA实现。系统主要由压控式LC振荡电路,锁相环,AGC电路,集成在FPGA芯片的控制电路及频率计,电压峰-峰值测量电路,液晶显示模块,键盘等部分组成。通过晶体振荡器,MC1648和MC145152等构成的锁相环频率合成电路来提高输出频率的稳定度,实现100kHz频率步进。系统集成度高,稳定性、可靠性强。 关键词:压控LC振荡器;数字锁相环路;功率放大器 The Design of Voltage controlled LC oscillator Abstract: Varactor diode MV209 is adopted to implement the voltage control LC oscillator. The core controller is designed base on FPGA. The system is made up of Voltage Control LC Oscillator, Phase Locked Loop, AGC circuit, FPGA integrated controller and cymometer, peak to peak voltage value measure circuit, LCD module and keyboard. By adding a PLL with crystal oscillator, VCO IC MC1648 and PD IC MC145152 as its main components, the stability of its output frequency is improved, and 100kHz frequency step is accomplished. The system is a highly integrated one and it is characteristic of its high stability and reliability. Keywords:Voltage Controlled LC Oscillator; Digital PLL ;Power Amplifier 目录 摘要..1 引言1 1.系统设计2 1.1 设计任务与要求2 1.2 方案比较与论证2 1.3 系统整体设计5 2.单元电路设计5 2.1锁相环频率合成电路设计5 2.2 输出电压峰-峰值测量电路设计7 2.3功率放大器设计8 2.4电源电路设计10 3.软件设计10 3.1 控制电路程序设计10 3.2 数字频率计程序设计11 1.2 方案比较与论证 根据设计基本要求,并考虑实现发挥部分功能,系统总体设计框图如图1。 图1 系统总体框图 1.2.1 振荡电路 LC振荡器的输出频率由电感L与电容C的值决定,通过改变L或C可以改变振荡频率,利用变容二极管可以构成压控振荡电路,改变加在其PN结上的反向电压可以调节其容量,从而实现电压控制LC振荡。 应采用集成压控振荡器电路,如图2所示,选用芯片MC1648,其工作电压是5V,工作频率可从1.0MHz~150MHz,需要外接一个并行LC槽路,用变容二极管MV209,可以实现扩展频率范围,另外,MC1648内部有放大电路和自动的增益控制,可以实现输出的频率稳幅,射极随器有隔离作用,可减小负载对振荡器工作状态影响。该电路外围元器件较少,调试方便,因此选用该方案。 图2 压控振电路 1.2.2 锁相环频率合成方案 为了实现输出频率步进以及输出频率有高度的稳定性,可以采用锁相环频率合成技术,其频率步进可以选择,频率稳定度与参考晶振的稳定度较好,达到10-5。利用锁相环,使振荡器(VCO)的输出频率锁定在所需的频率上,从而产生稳定的VCO控制电压,这样大大提高了控制信号的稳定性。 方案一:模拟锁相环路法,通过环式减法降频,将VCO频率降低,与参考的频率可以进行鉴相。优点是:可以得到任意小频率间隔;鉴相器的工作频率较低,频率变化范围不广,比较好做,带内带外噪声与锁定时间容易处理。不需要昂贵的晶体滤波器,频率的稳定度与参考晶振频率稳定度相同。缺点是分辨率提高是要通过增加循环次数来实现的,电路超小型化和集成化比较复杂[2]。 方案二:数字锁相环路法,如图3所示,应用数字逻辑的电路把 VCO的频率减少到鉴相器的参考频率上,应用的是除法降频。此法克服了方案一的缺点,还能与FPGA结合,利用灵活方便的数字电路,做成数控可变分频,得到任意的频率,且便于集成化,大大简化电路连线,缩短电路制作时间,降低整机体积。因此,根据本课题设计要求,方案一

文档评论(0)

1亿VIP精品文档

相关文档