一个异步电路的硬件模拟器设计-信息工程大学学报.pdfVIP

No3 第2卷 第3期 信息工程大学学报 V01．2 2001年9月 JoumalofIr血mlalion En画neennguIliversity S。p．200l 一个异步电路的硬件模拟器设计 蒋烈辉 (信息工程大学信且安生学院，河南郑州450002) 摘要：本文详细讨论了一夺异步电路的硬件模批嚣的设计方法，对于复杂的异步电路的逻辑模 拟，使用这种硬件模拟手段，是十舟有效和必要的： 关键词：异步电路；同步电路；逻辑模拟 文献标识码：A 文章编号：167 中图分类号：T粥3l J一0673(2001)03一0004～04 1 大规模集成电路设计中的逻辑模拟 如今，数字电路已发展到大规模、超大规模的 水平，每片门数达到几十万到几百万门。一个微处 被摸拟逻辑宴津 理器甚至一台数字计算机系统完全可集成在一片 或数片vLsI(ASIC)之中，整机设计的核心变成为 吲1 逻靼模拟模型结构，下恿图 设计自己的专用集成电路。而这类用户定制器件 这洋的一个逻辑模拟器既可以由软件的方法 开发的品种多，但生产的数最少，通常要求设计和 也可以用硬件的方法来实现=软件模拟器通常和 生产的周期短、成本低：在其开发过程中，逻辑模 逻辑设计使用相同的描述方法，目前大规模集成电 拟是器件设计细化实现阶段必不可少的手段，目的 路设计与逻辑模拟用硬件描述语言(如vHDL)进 是验证设计的功能正确性，并尽早尽快地发现设计 行描叙：这种软件模拟的方法其优点是不需要额 错误。一个典型的逻辑模拟系统可按图1所示的 外的成本开销，故障定位及排查方便，模拟系统的 方法来建立，整个模拟器由被模拟逻辑实体、激励 更改比较方便，对于同步电路的模拟基本上可以做 生成逻辑、结果比较逻辑3部分组成。被模拟逻辑 到无死角一但它对诸如时钟漂移敏感电路、异步电 实体指的是用户的逻辑设计，由于逻辑设计通常是 路(多时钟电路)的模拟往往不能全面地放映出其 自顶向下或由下而上分层次进行的，逻辑验证也可 全部的行为特性，在这种情况下，则必须引入硬件 以分层次进行，可以在不同的层次上为不同的模块 模拟的方法。硬件模拟器通常使用FPcA器件来 建立各自的模拟模型，因此它可“是整个大规模集 导人被模拟电路和实现模拟器的主要逻辑，外同还 成电路的逻辑描述、也可以是整个设计中的任意层 呵以配置上与其相关的器件，因此这里除了模拟器 次中一个模块或几个模块的组合。激励生成逻辑 件的逻辑功能外，还兼顾了与外围电路的接口关 用来根据被模拟对象的逻辑功能产生所需要的输 系。当然．FPGA实现的模拟系统的工作频率比实 入信号的各种变化，输入激励可能会跟其输出的状 际的工作频率要低的多。FpGA验证的特点是速度 况相关：结果比较逻辑用来自动地把被模拟对象 快，但成本也高。 的输出和被模拟对象的相应节拍的期望输出进行 比较，眦判定用户设计逻辑的正确性。如果模拟对 2模拟对象描述 象的逻辑比较简单，输出信号比较容易分析，这一 部分的逻辑模拟可以省略，而由人工对输出信号的 本文介绍的硬件模拟器的模拟对象是某高性 波形进行分析，来判断逻辑设计的正确性。 能计算机系统的互连网络接口部件(其基本结构如 收稿日期：200