基于标准单元库扩展的快速乘法器设计-计算机应用研究.pdfVIP

第２９卷第５期 计 算 机 应 用 研 究 Ｖｏｌ２９Ｎｏ５ ２０１２年５月　 ＡｐｐｌｉｃａｔｉｏｎＲｅｓｅａｒｃｈｏｆＣｏｍｐｕｔｅｒｓ Ｍａｙ２０１２ 基于标准单元库扩展的快速乘法器设计 曾宪恺，郑丹丹，严晓浪，吕冬明，葛海通 （浙江大学超大规模集成电路设计研究所，杭州３１００２７） 摘　要：设计并实现１７×１７ｂｉｔ带符号数字乘法器。为了提高乘法器的性能，采用改进的Ｂｏｏｔｈ编码算法、Ｗａｌ ｌａｃｅ树型结构以及基于标准单元库扩展的设计方法。该方法使用逻辑功效模型分析乘法器的关键路径，通过构 造驱动能力更为完备的单元以实现关键路径中每一级门功效相等，从而得到最短路径延时。将ＴＳＭＣ９０ｎｍ标 准单元库扩展得到扩展单元库，使用两个单元库版图分别实现数字乘法器，基于扩展单元库实现的乘法器速度 提升１０．８７％。实验结果表明，基于标准单元库扩展的半定制设计方法可以有效提升电路的性能，这种方法尤其 适用于电路负载过大的情况。 关键词：乘法器；标准单元库扩展；改进的Ｂｏｏｔｈ编码算法；Ｗａｌｌａｃｅ树；逻辑功效 中图分类号：ＴＮ４７　　　文献标志码：Ａ　　　文章编号：１００１３６９５（２０１２）０５１７７８０３ ｄｏｉ：１０．３９６９／ｊ．ｉｓｓｎ．１００１３６９５．２０１２．０５．０４７ Ｄｅｓｉｇｎｏｆｈｉｇｈｓｐｅｅｄｍｕｌｔｉｐｌｉｅｒｂａｓｅｄｏｎｓｔａｎｄａｒｄｃｅｌｌｌｉｂｒａｒｙｅｘｔｅｎｓｉｏｎ ＺＥＮＧＸｉａｎｋａｉ，ＺＨＥＮＧＤａｎｄａｎ，ＹＡＮＸｉａｏｌａｎｇ，ＬＶＤｏｎｇｍｉｎｇ，ＧＥＨａｉｔｏｎｇ （ＩｎｓｔｉｔｕｔｅｏｆＶＬＳＩＤｅｓｉｇｎ，ＺｈｅｊｉａｎｇＵｎｉｖｅｒｓｉｔｙ，Ｈａｎｇｚｈｏｕ３１００２７，Ｃｈｉｎａ） Ａｂｓｔｒａｃｔ：Ｔｈｉｓｐａｐｅｒｐｒｏｐｏｓｅｄａ１７×１７ｂｉｔｓｉｇｎｅｄｄｉｇｉｔａｌｍｕｌｔｉｐｌｉｅｒ．Ｔｏｉｍｐｒｏｖｅｔｈｅｐｅｒｆｏｒｍａｎｃｅ，ｔｈｅｍｕｌｔｉｐｌｉｅｒｕｓｅｄｍｏｄｉ ｆｉｅｄＢｏｏｔｈ’ｓｒｅｃｏｄｉｎｇａｌｇｏｒｉｔｈｍ，ａＷａｌｌａｃｅｔｒｅｅｓｔｒｕｃｔｕｒｅａｎｄｄｅｓｉｇｎｍｅｔｈｏｄｂａｓｅｄｏｎｓｔａｎｄａｒｄｃｅｌｌｌｉｂｒａｒｙｅｘｔｅｎｓｉｏｎ．Ｉｔａｎａ ｌｙｚｅｄｃｒｉｔｉｃａｌｐａｔｈｕｓｉｎｇｌｏｇｉｃａｌｅｆｆｏｒｔｍｏｄｅｌ，ａｎｄｂｙｃｏｎｓｔｒｕｃｔｉｎｇｃｅｌｌｓｗｉｔｈｄｉｆｆｅｒｅｎｔｄｒｉｖｉｎｇｃａｐａｂｉｌｉｔｉｅｓ，ｉｔｉｍｐｌｅｍｅｎｔｅｄｅｑｕａｌ ｌｏｇｉｃａｌｅｆｆｏｒｔｉｎｅａｃｈｓｔａｇｅｔｏａｃｈｉｅｖｅｍｉｎｉｍｕｍｐａｔｈｄｅｌａｙ．ＢａｓｅｄｏｎＴＳＭＣ９０ｎｍｓｔａｎｄａｒｄｃｅｌｌｌｉｂｒａｒｙ，ｇｅｎｅｒａｔｅｄａｎｅｘｔｅｎｄｅｄ ｃｅｌｌｌｉｂｒａｒｙ，ａｎｄｉｍｐｌｅｍｅｎｔｅｄｔｈｅｌａｙｏｕｔｓｏｆｍｕｌｔｉｐｌｉｅｒｒｅｓｐｅｃｔｉｖｅｌｙ．Ｃｏｍｐａｒｅｄｔｏｓｔａｎｄａｒｄｃｅｌｌｌｉｂｒａｒｙ，ｔｈｅｍｕｌｔｉｐｌｉｅｒｉｍｐｌｅ ｍｅｎｔｅｄｗｉｔｈｅｘｔｅｎｄｅｄｃｅｌｌｌｉｂｒａｒｙａｃｈｉｅｖｅｄａｐｅｒｆｏｒｍａｎｃｅｉｍｐｒｏｖｅｍｅｎｔｏｆ１０．８７％．Ｅｘｐｅｒｉｍｅｎｔａｌｒｅｓｕｌｔｓｓｈｏｗｔｈａｔｔｈｅｓｅｍｉ ｃｕｓｔｏｍｄｅｓｉｇｎｍｅｔｈｏｄｏｌｏｇｙｂａｓｅｄｏｎｓｔａｎｄａｒｄｃｅｌｌｌｉｂｒａｒｙｅｘｔｅｎｓｉｏｎｃａｎｉｍｐｒｏｖｅｃｉｒｃｕｉｔｐｅｒｆｏｒｍａｎｃｅｅｆｆｅｃｔｉｖｅｌｙ，ｗｈｉｃｈｉｓｅｓｐｅ ｃｉａｌｌｙａｐｐｒｏｐｒｉａｔｅｆｏｒｄｅｓｉｇｎｓｗｉｔｈｌａｒｇｅｌｏａｄｓ． Ｋｅｙｗｏｒｄｓ：ｍｕｌｔｉｐｌｉｅｒ；ｓｔａｎｄａｒｄｃｅｌｌｌｉｂｒａｒｙｅｘｔｅｎｓｉｏｎ；ｍｏｄｉｆｉｅｄＢｏｏｔｈ’ｓｒｅｃｏｄｉｎｇａｌｇｏｒｉｔｈｍ；Ｗａｌｌａｃｅｔｒｅｅ；ｌｏｇｉｃａｌ