- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
一种电荷泵锁相环及多层行为级模型
一种电荷泵锁相环的多层行为级模型
冯文楠, 刘凌, 陈中建, 吉利久
(北京大学微电子学系北京 100871; E-mail:fengwn@ime.pku.edu.cn)
摘要:提出了一种全新的电荷泵锁相环的行为级建模方法。采用多层模型,能根据需要在仿真的精度和速度间进行权衡,在可独立配置的不同层次中描述锁相环系统的理想行为和非理想行为。与传统的电荷泵锁相环模型相比,灵活性大大提高。该建模方法还提供了一个专用层进行时域噪声仿真,使得系统的噪声特性得以更准确的验证。该多层模型用Verilog-A建立,用SpectreTM进行仿真。在精度损失很小的情况下仿真速度有20到99倍的提高。关键词:混合信号系统行为级建模行为级仿真锁相环中图分类号:TN702TN911.8
0 导言
单晶片锁相环(PLLs)被广泛集成在现代专用集成电路或系统芯片上,用于时钟发生与时钟同步,时钟/数据复位,调制解调等。虽然锁相环的理论发展的很好,工程师对PLL设计有丰富的经验,但实施一项锁相环满足所有规格它仍然是一个高难度工作,包括频率范围,抖动,锁定时间,功率消耗。问题源自长时间仿真导致压控振荡器的输出频率比环路的带宽大几个数量级而且它需要成很多的周期循环来稳定电路.因此在合理的期限内无法进行全面的仿真。
行为级仿真是一种有效的技术,以减少仿真时间在行为层面上的功能电路是作为一套同步非线性微分方程和代数方程(DAEs)解决了忽视具体电路以获得更快的速度。行为级仿真的另一个好处噪声性能在时域内得到改善而这个在电路级无法改善。
电路建模是至关重要的一个有效率的行为模拟。在过去20年间有很多锁相环模型介绍。线性化的理想模式最先出现,但他们不能描述当有大的相位误差或回路不稳定时的行为。因此这些模型不能满足设计者的要求(锁相环的动态特性在频率合成器或调制器/解调制器)。最近的非线性建模技术,采取非理想特性反映非稳态行为。然而,复杂性阻碍了电路设计者创造和校准模式。此外,这些模型都没有或很少有能力采取时域噪声仿真,因为缺乏适当的噪音来源。
权衡行为仿真在动态环境下的速度精度,本文提出多层行为级建模方法。该办法描述各层行为的线性和非线性特性,其中可包括或排除为适应要求的模拟仿真另一个具体层是提供给产生各种噪声信号的时域噪声性能评估。
本文的具体内容如下:第1部分提出了多层行为建模方法;在第2部分中电荷泵锁相环是仿效行为层建议用的方法;第3部分模拟结果在行为层和电路层的比较;第4部分是结论。
1.多层行为级模型
为了发掘潜在的设计问题,该行为模型应尽可能多地反映真正的集成电路的行为,包括现实的非线性效应和噪声耦合现象。但更为准确的仿真导致较长时间的模拟,因此,该模型必须是有能力的配置,以满足要求在不同的设计阶段。方法的配置应为设计者容易理解。
基于上述讨论,多层次的行为建模方法提出了4种:核心功能层,输入/输出的核心层,噪声屏蔽及用户专用层。如图1所示:
图1 多层behaviroal模型
核心功能层描述的理想行为的电路模型。非线性特点描述界面层通过调整输入/输出的核心层模型。还有频域特征,模拟滤波信号的带宽和失真。各噪声源的具体功率谱密度(PSD)介绍,在层高噪音的屏蔽,以落实噪声时域模拟或频域。用户专用层以便加入其他使用者,例如电力消费量,热学性能等。
在通常情况下,4层的行为模式的名字不能相同。核心功能层模型可以建立在系统的设计阶段由结构工程师和电路设计者规划,他们会创建从结果的电路模拟的界面层模型。仿真结果直截了当反映非理想的影响。这些有利于优化设计。在这个模块的核心作用和IO接口层模型,可以重复使用,以节省建模的时间。
2.建模电荷泵锁相环
电荷泵锁相环结构如图2:
2 电荷泵锁相环框图
相位频率检测器(PFD)可侦测频率和相位差输入信号编号和闭环反馈信号FB。滞后的FB,PFD的延时将产生这种信号或DN的一个积极脉冲,其宽度是成正比的相位差。电荷泵(CP)或放电回路滤波器都由信号UP和DN控制。在某些频率电压从LF炉控制电压控制振荡器(VCO),产生一个周期的波形。该分频器除以输出的压控振荡器N,以获得闭环反馈信号FB2.1 PFD&分频器
该PFD纯粹是一个数字块,有3部分:{DN,UP=0},{DN=1,UP=0}和{DN =0,UP=1}。图3说明了信号REF和FB引起的边缘状态触发。
图3 PFD状态机
这个触发器由verilog-HDL建模。
在输入/输出功能层,UP和DN上升,下降和延时在模型中都有体现。由于参数错配使上升和下降周期不相等,造成抖动反馈,这些参数应被指定单独反映错配。
V(UP_io)+transition(UP_core,tdel_up,trise_up,tfall_up)
V(DN_io)+transition
文档评论(0)