CPU指令译码器.docVIP

计算机组成原理实验报告 题目：CPU 指令译码器实验CPU 指令译码器实验实验目的1）理解指令译码器的作用和重要性 （2）学习设计指令译码器实验原理VLSI技术的发展，这种控制器又得到了广泛重视，如RISC机广泛使用这种控制器。是组合逻辑控制器的结构方框图。逻辑网络的输入信号来源有3个指令操作译码器的输出In；来自时序发生器的节拍电位信号Tk；来自执行部件的反馈信号Bj。逻辑网络的输出信号就是微操作控制信号，用来对执行部件进行控制。 组合Cm是指令操作译码器的输出In、时序信号（节拍电位信号Tk）和状态条件信号Bj的逻辑函数。即 Cm=f（In，Tk，Bj） 用这种方法设计控制器，需要根据每条指令的要求，让节拍电位和时序脉冲有步骤地去控制器的各有关部分，一步一步地执行指令所规定的微操作，从而在一个指令周期内完成一条指令所规定的全部操作。（1） 绘制指令流程图安排指令操作时间表 指令流程图的进一步具体化，把每一条指令的微操作序列分配到各个机器周期的各个时序节拍信号上。要求尽量多的安排公共操作。避免出现互斥。 （3） 安排微命令表 （4） 进行微操作逻辑综合（5） 实现电路实验要求 1、实验设计目标CPU中使用的指令系统设计指令译码器，指令系统见第二章2.1节，不在重述。本实验指令译码器的设计相对比较简单，节拍（t1、t2和t3）因素只在存储器读写时需要对存储器地址分时使用考虑，这里暂不考虑节拍t,也就是说微操作控制信号只是指令操作码In和Bj的函数： Cm=f（In，Bj）In主要代表指令操作码IR[15…12]，还有辅助操作码（如算术逻辑指令的IR[2..0]，这里要求只考虑指令操作码IR[15...12]。Bj代表进位标志C和结果为0标志Z。 要求产生的微操作控制信号如下：op_code 控制ALU进行8中运算操作的3位编码；c_z_j_flag 为1表示需要条件转移；lj_instruct 为 1表示本条指令是“JMP ADR”指令；DRWr 为1表示在t3的下降沿将本条指令的执行结果写入目的寄存器中；Mem_Write 为1表示本条指令有存储器读写操作，存储器的地址是目的寄存器的内容；DW_instruct 为1表示本条指Change_z 为1表示本条指令是可能改变Z（结果为0）标志； Change_c为1表示本条指令是可能改变C（进位）标志；sel_memdata为1表示本条指令写入目的寄存器的值来自读存储器。2、顶层设计实体的引脚要求1） 指令IR[15…12]对应实验台开关SD3~SD0； （2） 进位C对应实验台开关SD4；3） 结果为0标志Z对应实验台开关SD5。 控制信号对应如下：op_code 指示灯R2、R1、R0； c_z_j_flag 指示灯R3；lj_instruct 指示灯R4； DRWr 指示灯R5； Mem_Write 指示灯R6； DW_instruct 指示灯R7； Change_z 指示灯R8；Change_c 指示灯R9； sel_memdata 指示灯R10。实验步骤1）实验台设置成FPGA-CPU独立调试模块REGSEL=0，CLKSEL=1，FDSEL=0.使用实验平台上的单脉冲，即STEP_CLK短路子短接，短路子RUN_CLK断开（）将设计在Quartus II 下输入，在编译后下载到TEC-CA上的FPGA中；）拨动实验台上的开关SD5~SD0，改变IR[15..12]、进位标志C和结果为0标志位Z，观察指示灯R10~R0显示的控制信号，并填写表。