4位二进制乘法器课设报告.docxVIP

课程设计4位二进制乘法器电路的设计班级学号学生姓名指导教师课程设计任务书课程名称数字逻辑课程设计课程设计题目4位二进制乘法器电路的设计课程设计的内容及要求：一、设计说明设计一个4位二进制乘法器，可以存贮其乘积。电路原理框图如图1所示。乘法器可以利用加法器和寄存器实现。图1 乘法器原理框图寄存器B存放被乘数，寄存器Q存放乘数，两个乘积长度有可能是原来的2倍，故计算完成后将累加和寄存器A放乘积的高位，而Q放乘积的低位，P记录乘数的位数，每形成一个部分积P加1，当P=4时，乘法结束，两数之积放在AQ寄存器中。二、技术指标1．设计4位二进制乘法器。2．其乘积可以存贮。三、设计要求1．在选择器件时，应考虑成本。2．根据技术指标通过分析计算确定电路形式和元器件参数。3．主要器件：(1)74LS74双D触发器；(2)74LS194双向移位的寄存器；(3)74LS283加法器； (4)74LS00、74LS04等门电路。四、实验要求1．根据技术指标制定实验方案；验证所设计的电路。2．进行实验数据处理和分析。五、推荐参考资料1.谢自美.电子线路设计·实验·测试. [M]武汉：华中理工大学出版社，2000年2.阎石.数字电子技术基础.[M]北京：高等教育出版社，2006年3.付家才.电子实验与实践.[M]北京：高等教育出版社，2004年六、按照要求撰写课程设计报告成绩评定表：序号评定项目评分成绩1设计方案正确，具有可行性，创新性（15分）2设计结果可信（例如：系统分析、仿真结果）（15分）3态度认真，遵守纪律（15分）4设计报告的规范化、参考文献充分（不少于5篇）（25分）5答辩（30分）总分最终评定成绩（以优、良、中、及格、不及格评定）指导教师签字：概述4位二进制乘法器在实际中具有广泛应用。它是一些计算器的基本组成部分，其原理适用于很多计算器和大型计算机，它涉及到时序逻辑电路如何设计、分析和工作等方面。通过此电路更深刻的了解时序逻辑部件的工作原理，从而掌握如何根据需要设计满足要求的各种电路图，解决生活中的实际问题，将所学知识应用于实践中。根据任务书规定，设计电路的技术指标：设计乘积可存贮的4位二进制乘法器；设计要求：根据成本选择器件，根据技术指标确定电路形式和元器件参数；实验要求：根据技术指标制定实验方案，并验证所设计的电路，对实验数据进行处理和分析。方案论证本实验要求设计一个乘积可存贮的4位二进制乘法器。实验电路输入的被乘数取值范围为(0000)2~(1111)2，乘数的取值范围为(0000)2~(1111)2。通过计算可得，乘积的取值范围为2~2。通过初步的数值位数分析可知，储存被乘数需要1片4位二进制寄存器，储存乘数需要1片4位二进制寄存器，储存乘积需要2片4位二进制寄存器。由图1中二进乘法竖式计算可以看出：二进制乘法可以转化为移位累加操作。对于4位二进制乘法，以8位乘积寄存器的高4位储存累加结果。运算时先将乘图1 4位二进制乘法运算竖式分析积寄存器置零，然后从低位向高位依次检查乘数寄存器中每一位的值。当值为“1”时，先用乘积寄存器的高4位累加被乘数，并将和保存在乘积寄存器的高4位中，然后以加和的进位结果作为右移输入对乘积寄存器进行右移操作。当值为“0”时，以“0”作为右移输入直接对乘积寄存器进行右移操作。观察图1思考乘积寄存器中各位数值的变化。可以看出，乘法运算初始化时存入寄存器低4位中的“0”因计算过程中先后到来的4次右移操作而被移出寄存器。如果用乘法运算的乘数代替这4个“0”，每次右移操作恰好将检查过的乘数位移出寄存器，而对尚未处理的数据没有影响，并且不会影响乘法运算的结果。因此，考虑到电路的成本，可以将乘数储存在乘积寄存器的低位端从而节省1片寄存器的花费。在4位二进制乘法运算中，因为乘数有4位二进制位，所以整个运算过程需要检查乘数位值4次，即需要进行4次基本移位操作。因此，在电路中需要用计数器来记录移位操作的次数以指示运算的结束。终上所述，4位二进制乘法器电路需要74LS194双向移位寄存器3片,74LS283加法器1片，74LS161四位二进制加法计数器1片，74LS74、74LS00、74LS04等芯片若干。4位二进制乘法器电路原理框图如图2所示。图24位二进制乘法器电路的原理框图图中寄存器B用来存放被乘数，寄存器Q用来存放乘数，计算完成后寄存器A存放乘积的高位，而寄存器Q存放乘积的低位。计数器P记录移位操作的次数，当P=4时乘法结束。电路设计4位二进制乘法器采用同步时钟设计，原理图如图3所示。图3 4位二进制乘法器原理图电路中主要用到了双向移位寄存器74LS194、十六进制加法计数器74LS161、全加器74LS283和D触发器74LS74。74LS194功能表如表1所示，74L