cadence pcb 设计与制板（Cadence PCB设计与制板）.docVIP

cadence pcb 设计与制板（Cadence PCB设计与制板） Cadence PCB设计与制板笔记 1、安装§： spb15.2 CD1～3，安装1、2，第3为库，不安装 许可证安装： 设置环境变量lm_license_file D: \节奏\ license.dat 许可证服务器修改中叶永辉任何5280为服务器曾有5280 §2、用设计入门CIS（捕获）设计原理图 进入设计入门CIS工作室 设置操作环境\选项\ preferencses： 颜色：颜色/打印 格子：网格显示 杂项：杂项 常取默认值 配置设计图纸： 设定模板：\选项\设计模板：（应用于新图） 设定当前图纸\选项\原理图页面性能 创建新设计 创建元件及元件库 文件\新建\图书馆（…\ labrary1。OLB） 设计\新零件…（新零件属性） 每1 / 2 /（封装下元件的个数）.. Pakage Type：（只有一个元件时，不起作用） 齐：复合封装元件中（多个元件图组成时）每个元件图都一样（默认适用于标准逻辑） 异构：复合封装元件（多个元件图组成时）中使用不一样的元件图（较适用于大元件） 一个封装下多个元件图，以观下部分（上篇）切换视图 部分编号： 字母/数字 位置（引脚…矩形） 建立项目文件\新建项目 图\新的页面（可以多张图： 单层次电路图间，以相同名称的”电路端口连接器“离页连接连接 层次式电路图：以方块图（层次块分层块…）来代替实际电路的电路图，以相同名称港口的配对内层电路，内层电路之间可以多张，同单层连接 绘制原理图 放置元器件：地方 元件：部分（来自图书馆，先要添加库） 电源和地（电源和地） 连接线路 电线 公交车：与线之间必须以支线连接，并以网标（网络化名）对应（D0、D1线的…D7；公交车：D [ 0，7 ]） 数据总线和数据总线的引出线必须定义网别名 修改元件序号和元件值 创建分级模块（多张电路图） 平坦式（单层次）电路：各电路之间信号连接，以相同名称的关闭页面连接器连接 层次式电路图：以方块图（层次块分层块…）来代替实际电路的电路图，以相同名称港口的配对内层电路，内层电路之间可以多张，同单层连接 标题栏处理： 一般已有标题栏，添加：点标题block() PCB层预处理 元件的属性 编辑元件属性 在导入PCB之前，必须正确填写元件的封装（PCB） 参数整体赋值（框住多个元件，然后编辑属性） 分类属性编辑 编辑属性\新栏目类别：集成电路（IC，IO，离散三类，在PCB中分类放置） Place the defined room (Room) Edit Properties\New Column\Room Add text and images Add text, bitmaps (Place\...) The subsequent processing of schematic drawings (switch to the project manager window, select the *.DSN file, and then post - -- DRC check, generate netlist and list of components) Design rule checking (Tools\Design, Rules, Check,...) Design Rules Check Scope (range): entire (all) /selection (selected) Mode (mode): Occurences (event: entity circuit that appears repeatedly on the same drawing page in the same entity) Instance (entity: component symbols on the drawing page) Such as a complex hierarchical circuit, a sub cube circuit repeated 3 times, the formation of the 3 event; the sub square circuit itself is a solid element. Action (action): check, design, rules/delete, DRC Report (report): Create, DRC, markers, for, warn (put warning labels in the wrong place) Check, hierarchical, port, connection (hierarchical port conne