多功能数字钟—数电课程方案设计书报告.docVIP

赣南师院物理与电子信息学院 数字电路课程设计报告书 姓名： 陈雪平 班级：电子信息工程1001班 学号： 100802008 时间： 2012年 6月20日 多功能数字钟 1.设计任务与要求 1.1产生1HZ的脉冲； 1.2 能显示时，分，秒，24小时进制； 1.3可手动校正：能分别进行分、时的校正。只要将开关置于手动位置。可分别对分、时进行连续脉冲输入调整； 1.4整点报时。 2.系统原理框图 由振荡器输出稳定的高频脉冲信号作为时间基准，秒计数器满60向分计数器进位，分计数器满60向小时计数器进位，小时计数器按“24翻1”规律计数，计数器经译码器送到显示器；计数出现误差可用校时电路进行校时、校分、校秒， 可发挥部分：使数字钟具有可整点报时与定时闹钟的功能。 数字 图1数字钟的结构框图 3.设计方案与论证 3.1时间脉冲产生电路 方案一：由集成电路定时器555与RC组成的多谐振荡器作为时间标准信号源。 555与RC振荡电路如图2所示 图 2 555与RC组成的多谐振荡器方案二:振荡器是数字钟的核心。振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度，通常选用石英晶体构成振荡器电路。石英晶体振荡器的作用是产生时间标准信号。因此，一般采用石英晶体振荡器经过分频得到这一时间脉冲信号。石英晶体振荡 图 3 石英晶体振荡器由集成逻辑门与RC组成的时钟源振荡器 图 4 门电路组成的多谐振荡器图 用555组成的脉冲产生电路: R1=Ω，R2=47kΩ，C=10μF?，则555所产生的脉冲的为:f=1/[(R1+2*R2)=1Hz,而设计要求为1Hz在精度要求不是很高的时候可以使用石英晶体振荡电路:采用的32768晶体振荡电路,其频率为32768Hz,然后再经过15分频电路可得到标准的1Hz的脉冲输出.R的阻值,对于TTL门电路通常在0.7～2KΩ之间;对于CMOS门则常在10～100MΩ之间振荡电路校时电路 数字种启动后,每当数字钟显示与实际时间不符进,需要根据标准时间进行校时。校“秒”时，采用等待校时。校“分”、“时”的原理比较简单，采用加速校时。对校时电路的要求是 : 在小时校正时不影响分和秒的正常计数 。在分校正时不影响秒和小时的正常计数 。C1、 C2用于消除抖动。 图校时电路 图 6 方案二校正电路图 方案三：校准电路由基本RS触发器和“与”门组成，基本RS触发器的功能是产生单脉冲，主要作用是起防抖动作用。未拨动开关K时，“与非”门G2的一个输入端接地，基本RS触发器处于“1”状态，这是数字钟正常工作，“分”进位脉冲能进入“分”计数器。拨动开关K时，“与非”门G1的一个输入端接地，于是基本RS触发器转为“0”状态。秒状态可以直接进入“分”计数器，而“分”进位脉冲被阻止进入，因而能较快地校准分计数器的计数值。校准后，将校正开关恢复原位，数字钟继续进行正常计时工作。电路图如图7所示: 图 7 方案三校正电路 方案四：校时电路仅由2个单刀双掷开关所构成 综上分析，选择方案四，用开关组成的校时电路 图8多功能数字钟的总原理图 4.2电路设计 4.2.1基于NE555的秒方波发生器的设计 用NE555芯片以及外围电路搭建成一个多谐振荡器，通过设计外围电路的参数输出方波频率为1Hz，故称为秒方波发生器。由于脉冲的占空比对系统的影响不大，故把占空比设计为1/3。输出方波用作计数器及D触发器的clk信号。NE555定时器引脚图如图9所示，脉冲频率公式： f=1／（R1+2R2）C㏑2 选择R1=47K，R2=47K，RV1=2K，C=10μF，形成电路图如图10所示： 图9 NE555的引脚图 图10秒脉冲发生器 4.2.2基于74ls160的24\60进制计数器的设计 图11 74ls160的引脚图 表1 74ls160的功能表 图12 采用同步置数法设计60进制计数器 图13 采用同步置数法设计24进制计数器 4.2.3译码驱动及显示单元电路 译码电路的功能是将“秒”、“分”、“时”计数器的输出代码进行翻译，变成相应的数字。用于驱动LED七段数码管的译码器常用的有74LS48。74LS48是BCD-7段译码器/驱动器，其输出是OC门输出且低电平有效，专用于驱动LED七段共极显示数码管所示。若将“秒”、“分”