电路课程设计-灯光显示电路1.doc

《 数字电子技术 》 课程设计报告 题 目：灯光显示电路 专 业：电子信息工程 班 级：2010级2班 姓 名：林大英 2010508127 魏冬亮 2010508135 2012年7月 一、简述 灯光显示电路是人们生活中必不可少的一个部分。有光明的地方，就有人类文明。数万年前，人类就已经懂得使用自然之火来御寒、烧烤和照明。三千多年前，人类开始使用简单灯具承载火烛，书写文明史。从粗糙的青铜灯，陶瓷灯到电灯，灯具的历史变迁打上了深刻的时代烙印，同时也是社会经济和文化的缩影。 1）、掌握计算、译码、显示驱动电路的设计与调试方式 2）、根据不同的要求实现不同的输出 2、设计任务： 三个彩灯红、绿、黄循环显示。彩灯显示状态表如下表所示。 CLK R G Y 0 0 0 0 1 0 0 1 2 0 1 0 3 1 0 0 4 1 1 1 5 1 0 0 6 0 1 0 7 0 0 1 设计方案 根据彩灯显示的状态表分析，该电路由信号发生、计数器、显示译码器模块、显示驱动电路构成。信号产生的脉冲作用于计算器，计数器实现000~111状态的输出，显示译码模块将计数器的输出转换成彩灯显示状态，由发光二极管显示输出。彩灯显示电路框图如图所示： 1、集成555定时器多谐振荡器 多谐振荡器是能产生矩形波的一种自激振荡器电路，由于矩形波中除基波外还含有丰富的高次谐波，故称为多谐振荡器。多谐振荡器没有稳态，只有两个暂稳态，在自身因素的作用下，电路就在两个暂稳态之间来回转换555定时器多谐振荡器如图所示 由555定时器多谐振荡器构成的脉冲源如图所示： 如上图所示，R1，和C是外接定时元件，电路中将高电平触发端（脚） 和低电平触发端（脚）并接后接到R2和C的连接处，将放电端（脚）接到R，R的连接处。 的长短与电容的充电时间有关。 由于放电管VT导通，电容C通过电阻R2和放电管放电，电路进人第二暂稳态.其维持时间的长短与电容的放电时间有关，随着C的放电，Uc下降，当Uc下降到（1/3）Vcc时，输出Uo为高电平，放电管VT截止，Vcc再次对电容C充电，电路又翻转到第一暂稳态。所以，接通电源后，电路就在两个暂稳态之间来回翻转，则输出可得矩形波。电路一旦起振后，uc电压总是在（1/3～2/3）Vcc 之间变化。工作波形如下： 振荡周期T=T1+T2 ，T1为电容充电时间， T2为电容放电时间 充电时间 T1=0.7(R1+R2)C 放电时间 T2=0.7R2C 频率 f=1/T 2、74LS160计算器 计数器不仅用于对时钟脉冲计数，还可以用于分频、定时、产生节拍脉冲和脉冲序列以及进行数字运算等。计数器的种类非常繁多。如果按计数器中的触发器是否同时翻转分类，可以将计数器分为同步式和异步式两种。在同步计数器中，当时钟脉冲输入时触发器的翻转是同时发生的。而在异步计数器中，触发器的翻转是有先有后，不是同时发生的。 74LS160为同步置数，异步置零的十进制同步计算器。 本实验利用了同步置数法将160接成8进制以实现控制循环。 当清零端CLR为低电平时，不管时钟端 CLK状态如何，即可完成清零功能，并且，使得清零端为低电平的状态仅仅在极短的时间里出现，故在稳定的状态循环中不包括该状态。160的预置是同步的。当置入控制器LOAD 为低电平时，必须要等下一个时钟信号到达后，才能将计算器置零，故该状态包含在稳定的循环状态中。160的计数是同步的，靠CLK同时加在四个触发器上而实现的。 当 CEP、CET为高电平时，在 CLK上升沿作用下 Q0－Q3 同时变化， 从而消除了异步计数器中出现的计数尖峰。 以下为74LS160接成的同步八进制计算器： 引脚说明：ENP/ENT控制端均高电平有效，LOAD（置数端）低电平有效，CLR（置零端）低电平有效，CLK脉冲信号下降沿有效，RCO为进位输出，A-D并行数据输入端，QA-QD输出端。 采用置数法时可以从计数循环中的任何一个状态置入适当的数值而跳跃N-M个状态，得到M进制计数器。图中的接法是用Q3Q2Q1Q0=0111状态译码产生LD’=0信号，下一个CLK信号到达时置入0000状态，从而跳过1000~1001这两个状态，得到八进制计数器。 3、74LS138译码器 138为3线-8线译码器。译码器是将每个输入的二进制代码译成对应的输出高、低电平信号或另外一个代码。以下是74LS138的逻辑图： 当一个选通端（G1）为高电平，另两个选通端（(G2A)和(G2B)）为低电平时，可将地址端（A、B、C）的二进制编码在一个对应的输出端以低电平（反码）译出。 在本实验电路中，将计数器74LS160