实验六 计数器与其应用.pptVIP

实验五 计数器 一、实验目的 学习用集成触发器构成计数器的方法 掌握中规模集成计数器的使用及功能测试方法 运用集成计数器构成1/N分频器 二、实验原理 当清除端为高电平“1”时，计数器直接清零；置低电平则执行其它功能。 当为低电平，置数端也为低电平时，数据直接从置数端置入计数器。 3．计数器的级联使用 一个十进制计数器只能表示0～9十个数，为了扩大计数器范围，常用多个十进制计数器级联使用。 下图是由CC40192利用进位输出CO控制高一位的CPU端构成的加数级联图。 4．实现任意进制计数 用复位法获得任意进制计数器 假定已有N进制计数器，而需要得到一个M进制计数器时，只要M＜N，用复位法使计数器计数到M时置“0”，即获得M进制计数器。如右图所示为一个由十进制计数器接成的6进制计数器。 实验内容 1．用74LS74构成4位二进制异步加法计数器。 　(1) 按图3.7.1接线， RD接至逻辑开关输出插口，将低位CP0 端接单次脉冲源，输出端Q3、Q2、Q1、Q0 接逻辑电平显示器，各SD接高电平“1”。 　(2) 清零后，逐个送入单次脉冲，观察并列表记录 Q3-Q0 状态。 　(3) 将单次脉冲改为1Hz的连续脉冲，观察Q3-Q0的状态。 　(4) 将1Hz的连续脉冲改为1KHz，用双踪示波器观察CP、Q3、Q2、Q1、Q0 端波形，描绘之。 　(5) 将图3.7.1电路中的低位触发器的Q端与高一位的CP端相连接，构成减法计数器，按实验内容2)，3)，4)进行实验，观察并列表记录 Q3-Q0的状态。 　(5) 将图3.7.1电路中的低位触发器的Q端与高一位的CP端相连接，构成减法计数器，按实验内容2)，3)，4)进行实验，观察并列表记录 Q3-Q0的状态。 2．测试或同步十进制可逆计数器的逻辑功能(1) 清除(2) 置数(3) 加计数(4) 减计数 3．图3.7.3所示，用两片组成两位十进制加法计数器，输入1连续计数脉冲，进行由00—99累加计数，记录之。 4．将两位十进制加法计数器改为两位十进制减法计数器，实现由99—00递减计数，记录之。 5．按图3.7.4电路进行实验，记录之。 6．按图3.7.5或图3.7.6进行实验，记录之。 7．设计一个数字钟移位60进制计数器并进行实验。 注：下面的动画有问题，锁存器的输入端应接在计数器的输出端，且复位数字13的1应连接在192（2）的Q0，13的3应连接在192（1）的Q0Q1，以后有时间再修改 四、实验仪器与器件 数字电路实验箱 1个 双踪示波器 1台 共阴极数码显示管 1个 集成电路： 74LS74 2片 74LS192 2片 数码管　　　　　　 １个　　　　　 CC4511 1片 　　　　　　　 五、实验报告要求 整理实验数据，画出要求的状态图。 整理实验所得的8421码计数真值表，画出CP1、QA、QB、QC、QD各点对应波形。 * * * 实验目的 * 实验原理 * 实验内容及步骤 * 实验仪器与器件 * 实验报告要求 计数是最基本的逻辑运算，计数器不仅用来计算输入脉冲的数目，而且还用作定时电路、分频电路和实现数字运算等，而且它是一种十分重要的时序电路。 计数器的种类很多。按计数的数制，可分为二进制、十进制及任意进制。按工作方式可分为异步和同步计数器两种。按计数的顺序又可分为加法（正向）、减法（反向）和加减（可逆）计数器。 计数器通常从零开始计数，所以应该具有清零功能。有些集成计数器还有置数功能，可以从任意数开始计数。 1.异步二进制加法计数器 用D触发器或JK触发器可以构成异步二进制加法计数器。下图是用四个D触发器构成的二进制加法计数器。其中每个D触发器作为二分频器。在RD作用下计数器清“0”。当第一个CP脉冲上升沿到来时，Q0由“0”变成“1”，当第二个CP脉冲到来后，Q0 由“1”变成“0”，这又使得Q1由0变成1，依次类推，实现二进制计数。 时钟 D CP RD Q /Q Q0 D CP RD Q Q1