触发器及应用数字钟课程设计.docVIP

触发器及应用 一、实验目的 1、掌握基本RS、JK、D和T触发器的逻辑功能 2、掌握集成触发器的逻辑功能及使用方法 3、熟悉触发器之间相互转换的方法 二、原理说明 触发器具有两个稳定状态，用“1”和“0”表示其逻辑状态，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，触发器具有记忆功能，是构成各种时序电路的最基本逻辑单元。 1、基本RS触发器 图8-3-1-1所示的是两个与非门交叉耦合构成的基本RS触发器。基本RS触发器具有置“0”、置“1”和“保持”三种功能。通常称为置“1”端， 为置“0”端，当＝＝1时状态保持，＝＝0时，触发器状态不定。 2、JK触发器 当信号为双端输入时，JK触发器是功能完善、使用灵活和通用性较强的一种触发器。JK触发器常被用作缓冲存储器，移位寄存器和计数器。本实验74LS112双JK触发器，是下降边沿触发的边沿触发器。引脚功能及逻辑符号如图8-3-1-2所示。JK触发器的状态方程为：　Qn+1 ＝Jn＋Qn，下降沿触发JK触发器的功能如表8-3-1-2。 图8-3-1-2? 74LS112双JK触发器引脚排列及逻辑符号 表8-3-1-2 JK触发器功能表 输???入 输? 出 D D CP J K Qn+1 n+1 0 1 × × × 1 0 1 0 × × × 0 1 0 0 × × × φ φ 1 1 ↓ 0 0 Qn n 1 1 ↓ 1 0 1 0 1 1 ↓ 0 1 0 1 1 1 ↓ 1 1 n Qn 1 1 ↑ × × Qn n 注：×— 任意态? ↓— 高到低电平跳变??↑— 低到高电平跳变Qn（n ）— 现态??Qn+1（n+1 ）—次态???φ— 不定态 3、D触发器 D触发器的状态方程为Qn+1＝Dn，其输出状态的更新发生在CP脉冲的上升沿，故又称为上升沿触发的边沿触发器，触发器的状态只取决于时钟到来前D端的状态。有很多种型号可供各种用途的需要而选用。如双D 74LS74、四D 74LS175、六D 74LS174等。图8-3-1-3 为双D 74LS74的引脚排列及逻辑符号。功能如表8-3-1-3。 图8-3-1-3??74LS74引脚排列及逻辑符号 表8-3-1-3??D触发器功能表功能表 输???入 输??出 D D CP D Qn＋1 n＋1 0 1 × × 1 0 1 0 × × 0 1 0 0 × × φ φ 1 1 ↑ 1 1 0 1 1 ↑ 0 0 1 1 1 ↓ × Qn n 表8-3-1-4? T触发器功能表 输???入 输出 D D CP T Qn＋1 0 1 × × 1 1 0 × × 0 1 1 ↓ 0 Qn 1 1 ↓ 1 n 4、触发器之间的相互转换 在集成触发器的产品中，每一种触发器都有自己固定的逻辑功能。根据需要可以利用转换的方法获得具有其它功能的触发器。例如将JK触发器的J、k两端连在一起，并认它为T端，就得到所需的T触发器。如图8-3-1-4(a)所示，其状态方程为：Qn+1 ＝Tn ＋Qn，T触发器的功能如表8-3-1－4。 ?(a) T触发器????????(b) T触发器 图8-3-1－4? JK触发器转换为T、T触发器 由功能表可见，当T＝0时，时钟脉冲作用后，其状态保持不变；当T＝1时，时钟脉冲作用后，触发器状态翻转。所以，若将T触发器的T端置“1”，如图8-3-1-4(b)所示，即得T触发器。在T触发器的CP端每来一个CP脉冲信号，触发器的状态就翻转一次，故称之为反转触发器，广泛用于计数电路中。同样，若将D触发器D端与D端相连，便转换成T触发器。如图8-3-1-5所示。JK触发器也可转换为D触发器，如图8-3-1-6。 图8-3-1-5??DFF转换成TFF????图8-3-1-6??JKFF转 换成DFF 三、实验设备及器件 1、＋5V直流电源????2、双踪示波器 3、连续脉冲源??????4、单次脉冲源 5、逻辑电平开关????6、逻辑电平显示器 7、74LS112（或CC4027）、74LS00（或CC4011）、 74LS74（或CC4013） ??? 四、实验内容 1、测试基本RS触发器的逻辑功能 按图8-3-1-1，用两个与非门组成基本RS触发器，输入端、接逻辑开关的输出插口，输出端 Q、接逻辑电平显示输入插口，按表8-3-1-5要求测试，记录之。 ????表8-3-1-5 基本RS触发器逻辑功能测试表  Q 1 1→0 0→1 1→0 1 0→1 0 0 2、测试双JK触发器74LS112逻辑功能 (1) 测试D 、D的复位、置位功能要求改变D，D（J、K、CP处于任意状态）