第2章 微处理器及其系统.pptVIP

范立南 张乐 主编 吴琼 王楠 杨红 副主编 清华大学出版社;本章知识结构图 ;第2章 微处理器及其系统;2.1 微处理器;2.1 微处理器;2.1 微处理器;2.1 微处理器;2.1 微处理器;2.1 微处理器;2.1 微处理器;2.1 微处理器;2.1 微处理器;2.1 微处理器;2.1 微处理器;2.1 微处理器;2.1 微处理器;2.1 微处理器;2.1 微处理器;2．总线接口部件BIU;2.1 微处理器; ;2.1 微处理器;2.1 微处理器;2．地址指针和变址寄存器;3．段寄存器;4．指令指针寄存器和标志寄存器;2.1 微处理器;所谓溢出，就是当字节运算的结果超出了范围-128～+127，或当字运算的结果超出范围-32768～+32767时称为溢出。;【例2-4】执行两个数的加法： 　　 0110 1001（105） + 0101 1010（80） ;2.1.4 总线周期;2．总线周期4个状态的操作 （1）在T1状态，CPU向20位的地址/状态和地址/数据复用总线上发出地址信息，以指出要寻址的存储单元或外设端口的地址。同时，发出地址锁存信号ALE，将这个地址送入地址锁存器。 （2）在T2状态，CPU从总线上撤消地址，而使总线的低16位浮置成高阻状态，为传输数据做准备。总线的最高4位（A19～A16）用来输出本总线周期状态信息。这些状态信息用来表示中断允许状态、当前正在使用的段寄存器名等。 （3）在T3状态，多路总线的高4位继续提供状态信息，而多路总线的低16位上出现由CPU写出的数据或者CPU从存储器或端口读入的数据。在有些情况下，外设或存储器速度较慢，不能及时地配合CPU传送数据。这时，外设或存储器会通过“READY”信号线在T3状态启动之前向CPU发一个“数据末准备好”信号，于是CPU会在T3之后插入1个或多个附加的时钟周期Tw。Tw也叫等待状态，在Tw状态，总线上的信息情况和T3状态的信息情况一样。当指定的存储器或外设完成数据传送时，便在“READY”线上发出“准备好”信号，CPU接收到这一信号后，会自动脱离Tw状态而进入T4状态。 （4）在T4状态，总线周期结束。;2.1 微处理器;2.2 8086的引脚功能及其工作模式;2.2 8086的引脚功能及其工作模式;2．地址/状态总线 A19/S6～A16/S3（Address/Status）地址/状态复用引脚，为输出、三态总线，采用分时输出。 S6为0用来指示8086当前与总线相连，所以，在T2、T3、Tw和T4状态，8086总是使S6等于0，以表示8086当前连在总线上。 S5表明中断允许标志的当前设置，如为1，表示当前允许可屏蔽中断请求，如为0，则禁止一切可屏蔽中断。;2.2 8086的引脚功能及其工作模式;（2） （Read）为读信号引脚，三态、输出。第32脚为读信号输出端，此信号指出将要执行一个对内存或I/O端口的读操作。具体到底是读取内存单元中的数据还是I/O端口中的数据，这决定于 信号。在一个执行读操作的总线周期中， 信号在T2、T3、T4及Tw状态均为低电平。在系统总线进入“保持响应”期间， 引脚被浮置为高阻状态。 ;2.2 8086的引脚功能及其工作模式;（7）RESET(Reset)复位信号输入 第21腿为复位信号输入端，高电平有效。8086要求复位信号至少维持4个时钟期的高电平才有效。 复位信号来到后，CPU便结束当前操作，并对处理器标志寄存器、IP、DS、ES、SS、及指令队列清零，而将CS设置为0FFFFH。当复位信号变为低电平时，CPU从0FFFFH开始执行程序。;2.2 8086的引脚功能及其工作模式;2.2.2 8086/8088系统的工作模式;2.2 8086的引脚功能及其工作模式;2.2 8086的引脚功能及其工作模式;2.2 8086的引脚功能及其工作模式;③ (Data Enable)数据允许信号 第26腿在最小模式下作为数据允许信号输出端。在用8286/8287作为数据总线收发器时， 为收发器提供一个控制信号，表示CPU当前准备发送或接收一个数据。总线收发器将 作为输出允许信号。 信号的电平输出情况如下： 在每个存储器访问周期和I/O访问周期为低电平，即有效电平； 在中断响应周期，也为有效电平。 如果是读周期或者是中断响应周期， 在T2状态的中间开始有效，并且一直保持到T4状态的中间； 如果是写周期， 在T2状态的一开始就成为有效电平，并且，一直保持到T4状态的中间。;2.2 8086的引脚功能及其工作模式;2.2 8086的引脚功能及其工作模式;2.2