集成锁相环综合应用试验.pdf

第3 章　集成锁相环路综合应用实验 锁相环路（ＰＬＬ）是一个相位误差控制系统，它是将输入信号与压控振荡器输出信号之间的 相位进行比较，产生一相位误差电压来调整压控振荡器（ＶＣＯ）的频率，以达到与输入信号同频 率的目的。 ＰＬＬ 具有以下特点：①锁定时无剩余频差；② 良好的窄带滤波特性；③ 良好的跟踪 特性。 集成锁相环路在调频与鉴频、频率合成、数据同步等方面得到广泛的应用。 本章主要通过自学，学生根据自身能力选择有关项目，独立完成实验，以进一步提高实验综 合应用能力。 因此本章教学任务为： （１） 学习锁相环路基本原理，了解锁相环路的组成、工作原理及性能特点。 （２） 进行集成锁相环路的ＶＣＯ 特性、同步带、捕捉带测量，了解集成锁相环路性能指标的测 试方法，熟悉集成锁相环路的使用方法。 （３） 用 ＣＤ４０４６ 锁相环路构成锁相调频、锁相鉴频、锁相倍频等应用电路，掌握电路的调整 测试方法。 （４） 用 ＣＤ４０４６ 构成锁相频率合成器，进行锁相环路设计，装配并调试电路达到设计要求。 3．1　锁相环路基本原理 3．1．1　锁相环路的工作原理 锁相环路基本组成如图３．１．１所示，它是由鉴相器、环路滤波器和压控振荡器组成的闭合环 路。 鉴相器是相位比较部件，它能够检出两个输入信号之间的相位误差，输出反映相位误差的电 压u （t）。 环路低通滤波器用来消除误差信号中的高频成分及噪声，以保证环路所要求的性能， Ｄ 提高系统的稳定性。 压控振荡器受控于环路滤波器输出电压 u （t），即其振荡频率受u （t）的 Ｃ Ｃ 控制。 众所周知，若两个正弦信号频率相等，则这两个信号之间的相位差必保持恒定。 若两个正弦 信号频率不相等，则它们之间的瞬时相位差将随时间变化而不断变化。 换句话说，如果能保证两 个信号之间的相位差恒定，则这两个信号频率必相等。 锁相环路就是利用两个信号之间的相位 误差来控制压控振荡器输出信号的频率，最终使两个信号之间的相位保持恒定，从而达到两个信 号频率相等的目的。 在图３．１．１所示锁相环路中，若压控振荡器的角频率 ω 与输入信号角频率ω不相同，则输 ｏ ｉ ３．１　锁相环路基本原理 69 图３．１．１　锁相环路基本组成 入到鉴相器的电压u （t）和u （t）之间势必产生相应的相位变化，鉴相器将输出一个与瞬时相位 ｉ ｏ 误差成比例的误差电压u （t），经过环路滤波器取出其中缓慢变化的直流电压 u （t），控制压控 Ｄ Ｃ 振荡器的频率，使得 u （t）、u （t）之间的频率差减小，直到压控振荡器输出信号频率等于输入信 ｉ ｏ 号频率、两信号相位差等于常数时，锁相环路进入锁定状态。 只要合理选择环路参数，可使环路 相位误差达到很小值。 必须指出，只有当ω 与ω相差不大的范围内，才能使锁相环路锁定。 ｏ ｉ 3．1．2　锁相环路组成部件特性 锁相环路的性能主要取决于鉴相器、压控振荡器和环路滤波器三个基本组成部件，下面对它 们的基本特性予以说明。 一、鉴相器（PD） 鉴相器是锁相环路中的关键部件，它负责将两个输入信号的相位进行比较，输出反映相位误 差的控制电压，其特性如图３．１．２（ａ）所示。 要求鉴相器的输出电压 u （t）与两输入信号的相位