一种用于高速同步数据采集设备的数字锁相环.pdfVIP

维普资讯 第 33卷第4期 微 电子 学 V01．33．№ 4 2003年 8月 M icroelectronics Aug．2003 文章编号：1004—3365(2003)04—0348—04 一 种用于高速同步数据采集设备的数字锁相环 林 旭 ，余 锋 (浙江大学 数字技术及仪器研究所，浙江 杭州 310027) 摘 要： 介绍了一种适用于可煽程逻辑器件、为高速同步数据采集设备提供可靠时钟解决方案的 全数字锁相环 电路。该 电路采用路径延时环形数控振荡器，并具备时钟倍频和 同步功能，最高工作 频率可达 100MHz，同步和频率锁定误差不超过 1as。采用标准硬件描述语言设计 ，可适用于各种 可煽程逻辑器件 ，具有简单灵活、可移植性强、易于控制的特点。 关键词： 锁相环 ；数控振荡器；数据采集；路径延时；可缡程逻辑器件 中图分类号：TN431．2 文献标识码：A AnAll-DigitalPhaseLockedLoopforHigh-Speed SynchronousDataAcquisition LIN Xu，YU Feng (D／~talTechnologyandInstrumentLab,ZheliangUniversity，Hangzhou，Zhefiang310027·P·R·China) Abstract： Anall—digitalphaselockedloopforhigh-speedsynchronousdataacquisitionispresentedinthispa— per A ringoscillatorcalled “pathdelay“isusedintheproposedarchitecture．Thecircuitcanprovideclock fre- quencymultiplicationandsynchronization．Themaximum operatingfrequencyis100M I-Izwithphaseerrorandpe- rioderrorles$than1ns．ThedeviceiSdesignedwithstandardHDL，SOitcanbeimplementedindifferentPLD’s． Keywords： Phaselockedloop；Digitalcontrolledoscillator；Dataacquisition；Pathdelay；Programmablelogic device EEACC ： 1265B 决方法就是集中提供参考时钟。这个信号的速率比 引 言 较低 ，由各个设备自身对参考时钟进行倍频、分频和 同步等处理后，作为采样时钟提供给A／D转换器 。 高速信号采集在测试和控制领域里一直占有十 锁相环电路是实现这个方案的关键单元 。锁相环路 分重要的地位。但是，在许多应用场合，如三维的振 是一个能够跟踪输入信号相位的闭环 自动控制系 动分析、相关信号分析等，不仅要求对瞬变过程、快 统．在频率合成、载波同步、位同步等方面得到了广 速反应的物理现象的数据进行高速采集 ．而且在对 泛的应用。环路主要 由鉴相器、环路滤波器、压控振 几个信号采样的同时，还要保持信号之间的时间相 荡器组成 。还可在反馈