流水线的fpga低功耗设计-计算机系统应用.pdf

计 算 机 系 统 应 用 2010 年 第 19卷 第 8 期 ① 流水线的 FPGA 低功耗设计 李宏钧 胡小龙 ( 中南大学 信息科学与工程学院 湖南 长沙 410075) 摘 要： 在组合逻辑中加入寄存器级形成流水线，减少了信号毛刺的产生和传播，从而降低 FPGA 动态功耗， 通过 XPower 功耗分析工具总结出了流水线设计和非流水线设计的功耗，为了做出更完整的对比，使 用了低翻转率信号，随机翻转率信号和高翻转率信号作为输入，最后得出结论，对于高翻转率的信号， 使用流水线可以一定程度的降低 FPGA 的功耗，对于低翻转率的信号，使用的流水线可能会使用比非 流水线更多的功耗，并分析了其原因。 关键词： 现场可编程门阵列；低功耗；流水线；毛刺；乘累加单元 FPGA Low Power Design Using Pipeline LI Hong-Jun, HU Xiao-Long (Institute of Information Science and Engineering, Central South University, Changsha 410075, China) Abstract: By adding new registers in combinational logic, pipeline can reduce the generation and propagation of glitch. This paper compares the power dissipation of pipeline design and non-pipeline design, using low transition probability signals, random transition probability signals and high transition probability signals. It comes to the conclusion that pipeline can reduce power dissipation in high transition probability signals design, but for low transition probability signals design, pipeline may consume more power, and its reason is analyzed. Keywords: FPGA; low power; pipeline; glitch; MAC; 1 引言 FPGA 的功耗包含静态功耗和动态功耗两部分。 FPGA(Field Programmable Gate Array)以其可 2  3 , P V I V I C V F  (V  2V ) F