数字系统与逻辑设计 (6).pptVIP

第四章 触发器 触发器的基本特点 触发器的基本特点 触发器的基本特点 触发器的分类 4.2 触发器的电路结构与动作特点 用与非门构成的基本RS触发器 工作原理 触发器的描述方法 触发器的描述方法 触发器的描述方法 触发器的描述方法 触发器的描述方法 触发器的描述方法 二、动作特点 例4.2.1 4.2.2 同步RS触发器的电路结构与动作特点 一、电路结构与工作原理 带异步置位、复位的同步RS触发器 二、动作特点 例4.2.2 钟控D触发器 D锁存器的应用 锁存器 钟控JK触发器 钟控T和T′触发器 T′触发器的时序波形图 钟控触发器的空翻现象 4.2.3 主从触发器的电路结构与动作特点 主从RS触发器 主从RS触发器 主从JK触发器 主从JK触发器 有多个输入端的JK触发器 二动作特点 主从JK触发器 主从JK触发器的一次翻转 主从JK触发器的一次翻转 主从JK触发器的一次翻转 例4.2.5 主从触发器的特点 4.2.4 边沿触发器的电路结构与动作特点 一、利用CMOS传输门的边沿触发器 一、利用CMOS传输门的边沿触发器 二、维持阻塞型触发器 二、维持阻塞型触发器 维持阻塞RS触发器的动作特点 维持阻塞D触发器 多输入维持阻塞D触发器 三、利用传输延迟时间的边沿触发器 三、利用传输延迟时间的边沿触发器 带置0置1端的负边沿JK触发器 边沿触发器的动作特点 4.3 触发器的逻辑功能及其描述方法 一、RS触发器 二、JK触发器 三、T触发器 四、D触发器 4.3.2 触发器的电路结构和逻辑功能的关系 4.3.2 触发器的电路结构和逻辑功能的关系 各种触发器之间的转换 各种触发器之间的转换 各种触发器之间的转换 4.4 触发器的动态特性 二、传输延迟时间 4.4.2 同步RS触发器的动态特性 二、传输延迟时间 4.4.2 主从触发器的动态特性 二、保持时间 三、传输延迟时间 四、最高时钟频率 4.4.4 维持阻塞触发器的动态特性 4.4.4 维持阻塞触发器的动态特性 小 结 小 结 2、特性表法：利用触发器的特性表求出转换逻辑。 过渡量 请同学们自己完成其它触发器之间的转换。 例：将D触发器转换为T触发器。 1、列出待求触发器的特性表 2、由Qn+1反推已有触发器输入 通用方法 4.4.1 基本RS触发器的动态特性 一、输入信号宽度 tPHL tPLH 为了保证输出的稳定变化，基本RS触发器输入低电平信号宽度tW应大于门的平均传输延迟时间tpd的2倍。 tPHL tPLH 从输入信号到达起，到触发器输出端新状态稳定地建立起来为止，所经过的时间称为触发器的传输延迟时间。 一、输入信号宽度 tPLH tPHL 为了保证输出的稳定变化，S或R和CP同时为高电平的时间tW（S·CP）应大于门的平均传输延迟时间tpd的2倍。 从S（或R）和CP同时变为高电平，到触发器输出端新状态稳定地建立起来为止，所经过的时间称为同步RS触发器的传输延迟时间。 tPLH tPHL 一、建立时间 在CP＝1时，主触发器按输入信号（J、K或R、S）的状态翻转，在CP变为0时，从触发器按照主触发器的状态翻转。 为避免CP?到达时，主触发器的状态与J、K的状态不符，通常J、K的状态在CP=1期间保持不变。 建立时间tset ：输入信号必须先于CP有效边沿到达的时间。 tset=0 保持时间tH ：为了保证触发器可靠翻转，输入信号必须要保持一定的时间。 若要求在CP=1期间J、K的状态保持不变，而CP=1的时间为tWH ，则tH≥ tWH。 从CP?开始到触发器输出端新状态稳定地建立起来的这段时间称为主从触发器的传输延迟时间。 ? 1 1 1 0 0 0 1 主从触发器由两个同步RS触发器组成，为保证主触发器可靠翻转，CP高电平的持续时间tWH应大于3tpd，为保证从触发器可靠翻转，CP低电平的持续时间tWL应大于3tpd，因此时钟信号的最小周期为Tc(min) ≥ 6tpd。 最高时钟信号频率为 主从RS触发器，克服了CP=1期间触发器输出状态可能多次翻转的问题。 表示延迟输出，即CP返回0以后输出状态才改变。 缺点： 1、CP=1期间主触发器的状态仍然会随R和S状态的变化而多次改变。 2、输入信号仍需遵守约束条件R?S=0。 R2 R1 S1 CP=0时，主触发器被封锁，输入信号不会影响主触发器的状态，而对于从触发器则输入门被打开。 CP=0时，主触发器状态不变，并且把状态传给从触发器，使从触发器的状态与主触发器一致，并且在CP=0期间一直保持不变。 0 1 1 1 S2 CP=1时，从触发器被封锁，对外输出状态不变，而主触发器工作。 CP=1之前，主、从触发器状态是一致的，所以Q1n=Qn。 1 0 1 1