FPGAFFT_IP核函数的使用的说明 .doc

FPGA FFT_IP核函数的使用说明?? 一．???? (1)?? 采用基-4算法和基-4/2混合基算法；采用频域抽取方式(DIF)的FFT算法； (2)?? 输入数据采用定点方式输入(输入数据为real、imag ，但没有exponent)，在运算过程中采用块浮点方式进行运算，使用块浮点结构能够获得最大的SNR和最少逻辑需求之间的平衡；输出采用指数形式输出(即包含real、imag、exponent)，输出结果为：“数据”×（2^(-“指数”)）； (3)?? 可以完成的FFT变换长度为2^m(6≤m≤14)，即64～16384点；数据位宽为8～24bits； (4)?? 如果输入的数据向量不够N点（FFT设置中的转换长度，例如：1024等），则FFT_IP核函数会在输入数据的后面自动进行补0填充，扩展成N点的数据。 (5)?? 输入、输出数据采用有符号复数表示，都采用自然排序方式； (6)?? 支持单倍输出(Signal-output)和四输出(Quad-output)引擎(engine)； (7)?? 多路I/O数据流模式：流(Streaming)、缓冲突发(Buffer Burst)、突发(Burst)； (8)?? Version_2.1.0版本的FFT_IP核函数采用的是Atlantic Interface接口协议；Version_7.2版本的FFT_IP核韩式采用的是Avalon Streaming(ST) Interface接口协议。 (9)?? Version_2.1.0版本不支持RTL级Modelsim仿真，Version_7.2版本支持。也就是说，2.1.0版本的FFT_IP核函数不能再自己新建的工程中通过QuartusII调用Modelsim进行RTL的仿真。 ? 二．?????????? IP_Core (1)?? Twiddle Precision表示的是旋转因子的位宽精度；Data Precision表示的是输入、输出数据位宽精度。 注意：旋转因子的位宽精度必须小于或等于数据的位宽精度； (2)?? 在Complex Multiplier Implementation选择栏中的Structure列表中选择期望的复数乘法器结构复数乘法器可以使用4个实数乘法器和2个加法／减法器完成，或使用3个乘法器、5个加法器和一些附加的延时单元完成。 注意：在Stratix II、Stratix GX和Stratix器件中选择4个乘法器和2个加法器可以最大化DSP模块的使用并最小化逻辑单元(LE)的使用。 (3)?? 在使用FFT_IP_Core的时候，必须指定“FFT MagaCore Function user library”。方法：“Setting”(“Library”(找到“path\fft-vversion\lib\”然后Add。 注意：如果path\fft-vversion\lib\目录下的“fft-pack.vhd”文件没有添加到公众File中，则需要手动添加，并且要保证此文件位于Setting中File name框的最顶层。 ? 三．?????????? FFT_IP_Core (1)?? 功能描述： 长度为N的离散傅立叶变换(DFT)是计算单位圆上N点均匀分布的离散时间序列(k=2πk/N，k=0，1，2，……，N-1)的取样傅立叶变换。 使用基-r的FFT算法可以将N点的数据分解成“logrN”级运算，每级需要“N/r”个基-r碟形单元。 FFT_IP核将输入序列按基-4方式进行分解，若N是2的奇数幂，则FFT_IP核会自动的在完成转换的最后使用基-2算法运算(这就是基-4/2的由来)。 (2)?? FFT_IP处理器引擎结构 FFT_IP核函数可以通过定制参数来使用两种不同的引擎结构：四输出（Quad-output）或单输出（Single-output）引擎结构。为了增加FFT_IP核函数的总吞吐量，可以在一个FFT_IP核函数中使用多个并行的引擎。 ◆??? 四输出FFT引擎结构 对于需要最少转换时间的应用，四输出FFT引擎结构是最佳选择。四输出指的是内部FFT碟形处理器的吞吐量，这种引擎实现结构在一个单时钟周期内计算所有四个基-4碟形复数输出。 复数据x[k,m]从内部存储器并行读出，并由变换开关(SW)重新排序。紧接着，排序后的数据由基-4处理器处理并得到复数输出G[k,m]。由于基-4按频率抽选(DIF)分解方法固有的数学特点，在蝶形处理器输出上仅需要3个复数乘法器完成3次乘旋转因子(有一个旋转因子为1，不需要乘)计算。为了辨别数据的最大动态范围，四个输出由块浮点单元(BFPU)并行估计，丢弃适当的最低位(LSB)，在写入内部存储器之前对复数数值进行四舍五入并由SW