calibre版图drc,lvs,pex和后仿真smic65.pdf

生成版图以及calibre 的DRC、LVS、PEX 和后仿真 在schematic 界面： Tools--design synthesis--layout XL ； 在layout 界面： Design--generate from source ，出现下图，按照下图所示进行选择： 注意，在I/O pins,一列中，修改完后一定要单击Apply ； Pin type 一列，一定要单击undate ； pin Label shape 一列，单机呢Pin label options,出现右图，layer name 改为选择same as pin 。然后单击ok,ok 。 接下来，自动生成了mos 管的版图，我们需要做的是进行连线。 首先按键盘 F 键，使图居中；然后按 shift+ F 键，出现详细的mos 管内部结构 图；之后，在菜单栏单击options—display，出现下图： X snap spacing 和Ysnap spacing 调的越小，画线时的精度就越大。 Display levels 里的stop ，一般写20 ，表示显示的层数。 开始连线，画版图。。、、、、、/// 画完以后，进行DRC 检查： 在layout 界面： calibre--run drc ，出现下图： 第一次进行drc 时，在load runset file 对话框里，单击cancel 。 单击Rules 标签，在DRC rules file 里，单击 “…”，选择DRC 文件，DRC Run directory 里选择运行的目录，最好自己新建一个文件夹。 单击input 标签，出现下图：选中export from layout viewer ， 单击output 标签，出现下图：不用改 其他都不用改，单击run DRC 标签，开始检查设计规则。界面如下图： 将show all 改为show not waived ，变成下图：红色的就是不满足设计规程的，需 要改版图。 右击下图右边的数字，如“19,20,21,22”，选择highlight ，就会在版图界面放大并 标出出错的地方。 单击File—save as ，保存runset file ，也就是保存了刚刚进行的设置，下次进行drc 时，就可以直接选择该文件了。如下图： LVS 检查：跟drc 检查的界面类似： Rules 标：设置文件的位置，已经运行的目录： Input 标签中的layout 设置，选中export from layout viewer ： Input 标签中的netlist 设置，选中export from schematic viewer 其他不用改，单击run lvs 标签，若是成功，会出现笑脸，如下图： 若是失败，出现下图，右击右上角窗口中的红色差号，选中highlight ，会在版图 界面标出错误的连线： 进行PEX 版图寄生参数提取： Rules 标签，设置文件，运行目录： Input 标签中的layout 设置，选中export from layout viewer ： Input 标签中的netlist 设置，选中export from schematic viewer ： Output 标签：format 选择calibreviewer: 其他不用改，单击run pex 标签，运行结束后，出现下图： 单击ok ，若是第一次做PEX ，会出现下图： 单击browse ，选择寄生电容对应的哪个库里的电容，然后单击auto map pins 。设 置完寄生电阻电容对应的库，单击ok ，出现下图：0 个error ，0 个warning 。注 意在画 schematic 时，所有的 pin 的名字必须大写，否则会 0 个 error ，若干个 warning ，之后的后仿会出错。 下面介绍前仿真流程： 在schematic 界面： Tools--analog environment ，出现下图： setup--simulator/directory/host ，其中的simulator 选择spector 或者hspice ： setup--model library 出现下图：section 可以填写tt 、ff 、ss 、mc 等，具体要看.lib 文件里的Corner 包含哪些。 可以change 、delect 、add 库lib 里的Corner ，凡是下图中出现的文件，都会include 到仿真网标当中，若是不需要哪个Corner ，可以单击disable 或者delect 。 analys