- 1、本文档共9页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
内嵌式电容器之发展
內嵌式電容器之發展
白蓉生
? 題解所謂“嵌入式被動元件”(Embedded Passives),係利用多層板之內層板製程,採行蝕刻或印刷方式,將電容器或電阻器直接製做在內層板上,再經壓合成多層板後,將可取代掉板面上組裝時所焊接的零散(Discrete)被動元件,以節省板面讓給主動元件及其佈線者,其術語統稱為嵌入式被動元件。此等嵌入式或植入式藏入式技術,最早是Ohmega-ply公司利用內層板面原有銅箔的毛面(Matt Side)上,另外處理上薄膜之磷鎳合金層,當成電阻性成份(Resistive Element)而壓合成為Thin core,然後再利用兩次光阻與三次蝕刻的技術,於眾多特定位置做出所需的薄膜“電阻器”。由於是埋入在內層中,故商名稱之為Buried Resistor。後來1992年美國一家PCB公司Zycon,也在某些高階多層板中,在原有Vcc/GND內層之外,另加入介質層極薄(2-4mil)的內層板,利用其廣大面積的平行金屬銅板面,製作成為整體性的電容器,商名稱為Buried Capacitor。於是BC與BR等新名詞即不逕而走,成為HDI密集組裝技術的另一部份。此等BC/BR嚴格說來只是商名而已,且除上述兩種商業製程外,亦另有其他做法與稱呼,如Planar(Plane)passives、Film passives與NEMI所用的Built-In Passives(內建式被動元件),及off-chip passives等。後經多位學者之論文發表之用語,才逐漸認同Embedded passives為正式的學名。《.tw》圖1 上圖為參加NCMS內嵌式被動元件聯盟之14家業者,下圖為參加NEMI聯盟之15家業者,此團體似乎更接近市場。 二 .被動元件在電子系統中之增多通常電路板上所焊裝的零組件中,所謂零件(Parts)係常指不具電性功能者,如螺絲、金針、插座等;而具電性功能者稱則為組件(Components)或元件(Devices),且又有主動與被動之分。主動元件(Active Components)係針對各式訊號之計算、記憶與處理者,其內容複雜且體形較大,如CPU、ASIC、DRAM等。而被動元件(Passive Components)則為提供主動元件之各種服務與協助等工作,如電容器、電阻器與電感器等。被動元件中尤其電容器(Capacitor)之用量最多,一般約占電路板組裝被動元件總數的40-70%以上。而且當數位系統愈趨複雜,主動元件工作電壓一再降低與功能不斷強化下,訊號線(Signal line)一再增多,接腳數(I/O)持續添加之際,其解除電磁耦合(Decoupling)消減雜訊效應所用到低容值的旁路(By-pass)電容器,其數目上也自然隨之增多。下二表即為Prismark對通訊產品零組件的調查數字,以及1998美國電子製造業協會NEMI(National Electronics Manufacturing Initiative)對元件用量,以及主被動元件比率之統計情形。表1 各種通訊產品中主動與被動元件數量之對照(Curtesy:Prismark)
由上可知未來較複雜的電子機器中,其工作電壓還會不斷的降低,已由早先的12V到5V,到目前的3.3V。未來的“奈米”時代還可能再降至2.5V,甚至更低。如此必將使得雜訊控制愈來愈重要,是故被動元件也必將愈用愈多。不管是數位資訊的方波訊號,或類比通訊的弦波訊號;凡其所面臨的雜訊問題愈趨複雜之時,其所用到的被動元件也將之為數倍增。非如此不足以維持起碼的訊號完整性(Signal Integrity),唯其如此方不致錯訊連連而誤動作頻生也。表2個人電腦各代CPU與不同產品之主被動元件之比例(MEMI)
三. 嵌入式被動元件的優缺點
3.1優點3.1.1 能夠節省板面用地,而轉用於佈置密線與佈局主動元件或高功率元件,可使整體系統之功能再加強。3.1.2 大量減少板面SMT焊點數目,增加全機之可靠度。且一旦所省掉焊接的被動元件數目夠大時,還會有節省成本的好處。3.1.3 消除焊點與其引線引腳所構成的迴路(Loop),將可避免訊號通過時所造成的不良寄生效應(Parasitic Effects,如寄生電容或寄生電感等),且頻率愈高時寄生愈為嚴重(註:前者又稱雜散電容Stray Capacitance)。3.1.4 對高腳數(High Pin Count)的封裝載板(Substrate),尤其是高速強能FC-PGA式的CPU與ASIC,或大型高多層板類(High Layer Count者,如Router、Base Station,或Server等大型機器的主板)等,其被動元件的內嵌需求,目前已逐漸有所增加。
?
圖2 此為
文档评论(0)