阎石第五版总复习.ppt

三、同步时序电路设计步骤 　多谐振荡器 只读存储器 总复习 第一章　数制和码制 １、数制：计数的体制（基数及进制） ２、数制转换： 十进制 转换为 N进制 二进制 相互转换 十六进制（八进制） N进制 转换为 十进制 ３ 、码制 ：编码时遵循的规则。 BCD码(8421等有权及无权代码） 循环码（格雷码） ASC∏码 第二章 逻辑代数基础 ２、逻辑函数的表示方法及其相互转换 ４、逻辑函数的化简 公式化简法 卡诺图化简法 ３、最小项的概念、表示方法、基本性质 真值表 函数式 逻辑图 卡诺图 1、逻辑代数的基本运算及复合运算、基本公式、基本定理 第三章 门电路 ＴＴＬ电路 CMOS电路 电压传输特性 输入特性（包括输入负载特性） 输出特性（拉电流、灌电流、扇出系数计算） OC门、三态门 电压传输特性 输入特性（输入负载特性） 传输门、OD门、三态门 第四章 组合逻辑函数 1、组合逻辑函数的分析方法 ３、组合逻辑函数的设计方法 ２、常用组合逻辑电路 编码器(优先编码器74HC148) 译码器及其应用（74HC138） 数据选择器及其应用 加法器及其应用 用门电路实现 用译码器138、编码器148、数据选择器、加法器等实现 数值比较器 第五章 触发器 ①按电路结构及触发脉冲不同分类 ②按逻辑功能不同分类 RS触发器 主从触发器(脉冲触发方式) 基本触发器(无触发脉冲、锁存器) 同步触发器(电平触发方式) 边沿触发器(边沿触发方式) JK触发器 D触发器 T触发器(T’触发器) 1.触发器的分类 ３.各种逻辑功能的触发器的特性方程、特性表 ２.各种结构的触发器的动作特点 4.给定触发器电路，绘制输出波型 电平触发器： 同步RS触发器 同步D触发器 同步JK触发器 同步T触发器 同步T’触发器 特性方程 Qn+1=S+RQn SR=0(约束条件) Qn+1＝D 逻辑符号 1S 1R Q S R Q C1 CP 1D Q D Q C1 CP 1J 1K Q J K Q C1 CP 1T Q T Q C1 CP 1T Q “1” Q C1 CP 动作特点：在整个有效电平期间（CP=1或CP=0）,触发 端的任何变化都可能引起输出端的变化。 缺点：会引起空翻现象。 使用场合：在整个有效电平期间（CP=1或CP=0）， 输入端取值恒定的场合。 主从结构触发器： 主从RS触发器 主从D触发器 主从JK触发器 特性方程 Qn+1=S+RQn SR=0(约束条件) Qn+1＝D 逻辑符号 1S 1R Q S R Q C1 CP 1D Q D Q C1 CP 1J 1K Q J K Q C1 CP 延迟输出 下降沿 上升沿 1S 1R Q S R Q C1 CP 1D Q D Q C1 CP 1J 1K Q J K Q C1 CP 动作特点：只有在CP=1(或0)的全部时间里输入状态始终未变的条件 下，用CP的下降沿（或上升沿）到达时输入的状态决定触发器的次态 才肯定是对的。否则，必须考虑CP=1(CP=0)期间输入状态变化全部过 程，才能确定CP的下降沿（或上升沿）到达时触发器的次态。 缺点：在CP=1(或0)期间，主触发器有可能会随着输入状态的变化而 变化多次。 边沿触发器： 逻辑符号： C1 1J Q Q J CP 1K K C1 1J Q Q J CP 1K K 下降沿 上升沿 动作特点：可以仅用CP的下降沿（或上升沿）到达时输入的状态决定 触发器的次态。 优点：无空翻，抗干扰能力强。 一、时序逻辑电路概述 1、时序逻辑电路： 2、结构特点： ⑴包含组合电路和存储电路两个部分，存储部分是不可少的。 ⑵存储电路的输出必须反馈到组合电路的输入端。 3、信号及方程 ４、时序逻辑电路的分类 按时钟（动作特点）分类 按输出信号特点分类 第六章 时序逻辑电路 1、时序逻辑电路的分析： 给定时序电路，找出它的逻辑功能，即电路的状态变量和输出变量在输入变量和时钟信号作用下的变化规律。 二、同步时序逻辑电路的分析 2、基本步骤： ⑴从给定的逻辑图写出每个触发器的激励方程(或称为驱动方程, 即触发器输入信号的逻辑函数式） ⑵把得到的驱动方程代入相应触发器的特性方程，得到每个触 发器的状态方程。 ⑶根据逻辑图写出电路的输出方程。 ⑷ 列状态转移表，状态转换图，时序图 （5）找出它的逻辑功能。 1.进行逻辑抽象，确定输入变量和输出变量 2.建立原始状态转换图 ３.对等价状态进行合并 ４.确定触发器的数目，进行状态编码 ５.填次态/输出卡诺图， 写状态方程及输出方程 ６.确定触发器类型，写驱动方程 ７.根