数字逻辑大学设计(数字钟).docVIP

前言 中国钟表业发展从以机芯为龙头改为以手表外观件为龙头。 这场转折以迅雷不及掩耳的速度，冲击着传统的中国钟表工业从技术简单、零件少的石英钟机芯制造入手。最初石英钟机芯全靠从日本、德国进口，1989年开始完全自己生产，包括模具的制造加工。近十余年，逐渐提高机芯质量的稳定性，同时转向对手表机芯研制与开发。目前石英钟表机芯生产主要在福建省福州、广东东莞、番禺；机械钟表机芯在上海、山东等地。在中国钟表发展史上，国产机芯研制的失败已经成为过去，“组装业”作为新兴钟表工业的起步阶段也已成为过去。一支新的充满智慧的钟表精英在成长我们相信在科技高速发展的今天，钟表业运用当今材料工业、电子工业和其他领域的最新技术，一定会生产出代表中国科学水平的产品。我们希望钟表业的精英们在提高制造技术水平中不断创新，培育出拥有自主知识产权的品牌。这正是中国钟表业发展的数字逻辑毕业设计报告 1、设计目的 数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。因此，我们此次设计数字钟就是为了了解数字钟的原理，从而学会制作数字钟.而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法.且由于数字钟包括组合逻辑电路和时叙电路.通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法.2、设计内容及设计方案 2.1设计内容要求 （1）时间以24小时为一个周期； （2）显示时、分、秒； （3）有校时校分功能，可以分别对时及分进行单独校时，使其校正到标准时间； （4）为了保证计时的稳定及准确由5G555定时器提供表针时间基准信号。 2.2设计方案及工作原理 　　 数字电子钟由5G555定时器、分频器、计数器、译码器显示器和校时电路组成。振荡器产生稳定的高频脉冲信号,作为数字钟的时间基准,然后经过分频器输出标准秒脉冲。秒计数器满60后向分计数器进位,分计数器满60后向小时计数器进位,小时计数器按照“24翻1”规律计数。计数器的输出分别经译码器送显示器显示。计时出现误差时,可以用校时电路校时、校分。 3.数字钟的构成及框图 3.1数字钟的系统方案 数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。通常使用多谐振荡器电路构成数字钟。 图1 数字电子钟方案框图 3.2秒钟与分钟显示电路： 分秒显示为60进1，利用两片74160组成的60进制计数器如下图所示，输入计数脉冲CP，按照如图所示从外部连接起来，电路将对CP按照8421BCD码进行异步加法计数。通过反馈端，控制清零端清零，其中个位接成十进制形式，十位接成六进制形式。 3.3? 时钟显示电路： 本设计采用24小时进制，用两片74LS160连接成24进制计数器，计数信号由分钟显示电路提供，即当分钟为60时小时计数加一。个位同样接成十进制形式，十位也接成十进制形式，当十位为2个位为4时通过反馈电端，控制个位和十位同时清零，这样就可以按23翻0规律记数了。电路图如下所示： 连接成总电路时，输入方波信号由分钟计数器提供。 3.4? 调时调分电路： 本设计的调时与调分操作可以直接在时间的显示器中直观操作，用二个高电位分别与小时的个位计数信号与分钟的个位计数信号或运算后作为计数信号输入。高电位的输入用二个开关控制，每开关闭全又断开一次则相应地给计数器一个高电位的干扰信号，些时相应的计数器计数加一，从而实现调时和调分功能，设定按A为小时设置，按B为分钟设置。具体电路看总电路图。 3.5 555定时器组成占空间比可调的多谐振荡器 5G555定时器组成的多谐振荡器 电路图 3.6主要元器件的选择： 1．共阴八段数码管6个； 2．74LS160集成块6块； 3．555集成块1块； 4．74LS08集成块3块； 5．74LS00集成块2块； 6．74LS32集成块2块； 7．74LS02集成块2块； 4 系统总电路图： 电路总原理图?（仿真图） ? 5 效果分析：分按下测试按钮开关后，时间显示部分从00：00：00开始计数，每一秒秒钟显示加一，每60秒分钟显示加一，每60分时钟显示加一，每时钟到达23时下一个态为0。闹钟设置显示部分开始为00：00：00，按“1”时，时的十位加一，加到23时下一个态为0；按“2”时，时的个位加一，加到9时下一个态为0；按“3”时，分的十位加一，加到5时下一个态为0；按“4”时，分的个位加一，加到9时下一个态为0；按“S”打开