第2章 PSoC3 CPU子系统.pptVIP

第2章 PSoC3 CPU子系统 何宾 2011.12 本章内容 本章详细介绍了PSoC3的8051 CPU子系统的结构原 理。 本章的内容主要包括： PSoC3 CPU内核功能单元 PSoC3存储器结构和地址空间 DMA和PHUB结构及功能 中断控制器结构及功能 PSoC3 CPU内核功能单元 PSoC3 8051 CPU核是高性能、运行速度经过优化的8 位中央处理单元（Central Processing Unit，CPU）。它 100%兼容工业标准的8051 CPU。8051CPU外围包括： 内部数据RAM 外部数据空间 特殊功能寄存器（Special Function Register，SFR） 输入/输出（SFR-I/O）接口 CPU时钟分频器 PSoC3 CPU内核功能单元 PSoC3 CPU内核功能单元 8051CPU的特性主要包括： 采用流水线RISC结构，其执行速度比工业标准8051快十几倍； 与工业标准8051指令集100%兼容； 大多数指令使用1个或2个时钟周期执行； 256个字节的内部数据RAM； 使用双DPTR扩展标准8051结构； 24位外部数据空间，使能访问片上存储器和寄存器和片外存储器; 新的中断接口，使能直接中断向量。 新特殊功能寄存器使能： 快速访问PSoC3 I/O端口； 控制CPU时钟频率； PSoC3 CPU内核功能单元 任何一个中央处理单元CPU都包含有控制器和运算 器两部分。 下面将分别介绍PSoC3内的控制器和运算器的功能。 PSoC3 CPU内核功能单元--控制器 控制器是CPU中最重要的功能部件之一。其作用是 控制CPU内的各个组成部件协调的工作，保证CPU的正 常运行。比如，控制器根据指令要求发出正确的控制 信号，实现加法运算。 PSoC3 CPU内核功能单元--控制器(程序计数器) 程序计数器（Program Counter，PC）是CPU中最基本 的控制部分。PC总是指向下一条所要执行的指令的地址空 间。从指令执行的顺序可分成：顺序执行和非顺序执行。 顺序执行 是指机器指令按其书写顺序执行，即PC+1-PC。 非顺序执行 是指当程序的执行过程中遇到程序调用指令或跳转指令时，程序的执行顺序并不是按照PC+1-PC来执行程序，而是将跳转指 令或程序调用指令所指向的新指令所在的新目标地址赋给PC， 新地址-PC。 PSoC3 CPU内核功能单元--控制器(指令通道) 指令通道包含取指单元、译码单元、执行指令单 元。PSoC3指令通道采用了流水线结构。 如图2.2所示，给出了实现3条指令执行的流水线结 构原理。 PSoC3 CPU内核功能单元--控制器(指令通道) 取指单元 根据PC指向的存放指令的存储空间，把指令放入取 指单元中。在PSoC中，指令存放在Flash存储空间中。 译码单元 将取出的指令，根据操作码进行翻译，将其转换成可 以直接控制CPU功能部件的微指令。微指令是用于实现 指令所需执行的逻辑操作行为，所需要的一系列的控制 信号序列。 执行指令单元 当译码实现后，根据微指令产生逻辑行为序列来控制 运算器部件，完成指令需要的实现的逻辑操作。 PSoC3 CPU内核功能单元--控制器(双数据指针) 双数据指针（Dual data pointer，DPTR）用于加速数据 块的复制。两个数据指针DPTR0和DPTR1占用特殊功能寄 存器的4个地址空间。由SEL位（0x86.0）选择DPTR。 SEL=0，选择DPTR0（选择0x83:0x82），其中：0x83为16位DPTR0的高寄存器DPH0；0x82为16位DPTR0的低寄存器DPL0； SEL=1，选择DPTR1（选择0x85:0x84），其中：0x85为16位DPTR1的高寄存器DPH1；0x84为16位DPTR1的低寄存器DPL1； 注意：0x86地址所在的数据指针选择（Data Pointer Select，DPS）寄存器只有一位有效，即SEL位，该位位于 寄存器的最低有效位LSB上。 PSoC3 CPU内核功能单元--控制器(24位数据指针) 扩展的数据指针DPX0、DPX1、MXAX和P2AX包 含在访问外部数据存储器空间时的存储器地址的最高有 效部分。当复位后，这些寄存器的值为0x00。 PSoC3 CPU内核功能单元--控制器(24位数据指针)