Tomasulo算法实验报告.doc

高级计算机系统结构 Tomasulo算法实验报告 Tomasulo算法实验 一、实验目的 （1）加深对指令集并行性及开发的理解。 （2）加深对Tomasulo算法的理解。. （3）掌握Tomulo算法在指令流出、执行、写结果各阶段对浮点操作指令以及load和store指令进行什么处理。 （4）掌握采用了Tomasulo算法的浮点处理部件的结构。 （5）掌握保留站的结构。 （6）给定被执行代码片段，对于具体某个时钟周期，能够写出保留站、指令状态表以及浮点寄存器状态表内容的变化情况。 二、实验平台 采用Tomasulo算法模拟器。 Tomasulo算法基本思想：记录和检测指令相关，操作数一旦就绪就立即执行，把发生RAW冲突的可能性减少到最小；通过寄存器换名来消除WAR冲突和WAW冲突。 三、实验内容和步骤 实验一 （1）学会使用Tomasulo算法。假设浮点功能部件的延迟时间为加减法2个周期，乘法10个时钟周期，除法40个时钟周期，load部件2个时钟周期。 对于下面的代码段，给出当指令MUL.D写结果时，保留站、load缓冲器以及寄存器状态表中的内容。 L.D F6, 24(R2) L.D F2, 12(R3) MUL.D F0, F2,F4 SUB.D F8,F6,F2 DIV.D F10,F0,F6 ADD.D F6,F8,F2 ②按步进方式执行上述代码，利用模拟器的“小三角按钮”的对比显示功能，观察每一个时钟周期前后各信息表中内容的变化情况。 （2）对与上面相同的延迟时间和代码段。 ①给出在第3个时钟周期时，保留站、load缓冲器以及寄存器状态表中的内容。 ②步进5个时钟周期，给出这时保留站、load缓冲器以及寄存器状态表中的内容。 ③再步进10个时钟周期，给出这时保留站、load缓冲器以及寄存器状态表中的内容。 实验二 假设浮点功能部件的延迟时间为加减法3个时钟周期，乘法8个时钟周期，除法40个时钟周期。对于下面的代码重复实验一中步骤（2）的内容。编写代码如下： L.D F6, 28(R2) ADD.D F2,F4,F8 MUL.D F0, F2,F4 SUB.D F8,F6,F2 DIV.D F12,F0,F6 ADD.D F10,F8,F2 四、实验结果及分析 说明：R[X]表示寄存器X的内容，M[y]表示存储器存储单元y的内容： 实验一 实验二 实验一结果 浮点功能部件的延迟时间为加减法2个周期，乘法10个时钟周期，除法40个时钟周期，load部件2个时钟周期，根据实验结果可知程序全部执行完需要57个时钟周期。 1) 当指令MUL.D写结果时，保留站、load缓冲器以及寄存器状态表中的内容。根据实验结果得出MUL.D写结果时是第16个周期，此时各部件的状态如下所示： 其指令执行状态如下： ②其保留站内容如下： 分析：此时SUB.D、ADD.D和MULt1已经执行完毕，所以Busy状态为“no”，而DIV.D还未执行完，所以保留站Mult2仍处于忙碌状态。 ③load缓冲器内容: 分析：此时Loda缓冲器处于闲置状态，因为只有前两条指令需要计算地址，而前两条指令在第5个周期时已经执行完，所以指导程序运行完的所有周期中该部件都是处于闲置状态的。 ④寄存器内容： 2）第3个时钟周期时，保留站、load缓冲器以及寄存器状态表中的内容。 ①指令状态 ②保留站内容 分析：第3个时钟周期时MULT.D指令流出，所以保留站的Mult1处于忙碌状态。 ③load缓冲器内容: 分析：第3个时钟周期时前两条去操作数的指令还为执行完，所以load缓冲器的前两个缓冲器处于忙状态。 ④寄存器 3)步进5个时钟周期，给出这时保留站、load缓冲器以及寄存器状态表中的内容。步进5个时钟周期后，是程序执行的第8个周期，此时各部件的状态如下： ①指令状态（此时SUB.D指令恰好执行完成） ②保留站内容 分析：第8个周期时L.D和SUB.D三条指令执行完毕，其余三条未完成，所以保留站中仍有其他三条的信息。 ③load缓冲器内容: ④寄存器内容 4）再步进10个时钟周期，这时处于执行周期的第18个周期，这时保留站、load缓冲器以及寄存器状态表中的内容： ①指令状态 分析：第18个周期时只剩下DIV.D指令未执行完，并且此时正处于执行的等待阶段。 ②保留站 分析：此时其余指令全部执行完毕，只有DIV.D还未执行完，所以只有保留站Mult2仍处于忙碌状态。 ③Load缓冲器 ④寄存器 实验二结果 浮点功能部件的延迟时间为加减法3个周期，乘法8个时钟周期，除法40个时钟周期，