电子线路课程设计DDS.docVIP

电子线路课程设计 直接数字频率合成器 姓名： 学号： 院系：电光学院 指导老师： 完成时间： 目录 摘要 2 Abstract 2 一、实验设计内容及要求 3 1、内容 3 2、设计基本要求 3 3、设计提高部分 4 二、设计方案 4 三、子模块电路设计 6 1、分频模块 6 （1）2分频电路 7 （2）5分频电路 7 （3）48分频电路 8 （4）100分频电路 9 （5）1000分频电路 9 2、频率，相位预制和调节模块 10 （1）频率控制字电路 10 （2）相位控制字电路 11 （3）同步寄存器 12 3、累加器模块 12 4、加法器模块 13 5、波形存储器 14 （1）正弦波 14 （2）余弦波 17 四、提高设计部分 18 1、按键输入频率或相位控制字 18 （1）二进制——BCD码转码电路 19 （2）译码显示模块 20 2、测频模块 21 3、多种波形 23 （1）锯齿波 23 （2）方波 24 五、总电路 26 六、调试、仿真、下载 26 七、实验中遇到的问题及解决方法 27 八、实验收获与体会 28 九、参考文献 29 摘要 本报告主要介绍设计一个具有清零、使能、频率控制、相位控制、输出多种波形(包括正余弦、锯齿波、方波)、经过D/A转换之后能在示波器上显示的直接数字频率合成器。报告分析了DDS的设计原理及电路的工作原理。电路设计借助了QuartusII 7.0软件，并在SmartSOPC实验系统中进行硬件测试Abstract The report mainly intraoduced designing Direct digital synthesizer can control using、reset、change frequency and phaseoutput various wave form(including sine(cosine)， sawtooth， square waveform)and after conversion after also displayed on the oscilloscope。Bsides，it analyzes the theory of the designing DDS and the working principle of the circuit.The whole design works on the QuartusII 7.0,and finally tested on the SmartSOPC system. Key words: QuartusII SmartSOPC Sine wave Frequency-controlling Phase-controlling Frequency-measuring 直接数字频率合成器 一、实验设计内容及要求 1、内容 设计一个频率及相位均可控制的具有正弦和余弦输出的直接数字频率合成器（Direct Digital Frequency Synthesizer 简称DDFS或DDS）。 2、设计基本要求 利用QuartusII软件和SmartSOPC实验箱实现DDS的设计； DDS中的波形存储器模块用Altera公司的Cyclone系列FPGA芯片中的RAM实现，RAM结构配置成×10类型； 具体参数要求：频率控制字K取4位；基准频率fc=1MHz,由实验板上的系统时钟分频得到； 系统具有使能功能； 利用实验箱上的D/A转换器件将ROM输出的数字信号转换为模拟信号，能够通过示波器观察到正弦波形； 通过开关（实验箱上的Ki）输入DDS的频率和相位控制字，并能用示波器观察加以验证； 3、设计提高部分 通过按键（实验箱上的Si）输入DDS的频率和相位控制字，以扩大频率控制和相位控制的范围；(注意：按键后有消颤电路) 能够同时输出正余弦两路正交信号； 在数码管上显示生成的波形频率； 充分考虑ROM结构及正弦函数的特点，进行合理的配置，提高计算精度； 设计能输出多种波形（三角波、锯齿波、方波等）的多功能波形发生器； 基于DDS的AM调制器的设计； 考虑节省ROM空间的设计，例如只提供四分之一的波形或者半波形； 自己添加其他功能。 二、设计方案 DDS的基本结构主要由相位累加器、相位调制器、正弦波数据表(ROM)、D/A转换器构成。如下图： 相位累加器由N位加法器N位寄存器构成。每来一个CLOCK，加法器就将频率控制字fwrod与累加寄存器输出的累加相位数据相加，相加的结果又反馈送至累加寄存器的数据输入端，以使加法器在下一个时钟脉冲的作用下继续与频率控制字相加。这样，相位累加器在时钟作用下，不断对频率控制字进行线性相位累加。由此，相位累加器在每一个时钟脉冲输入时，把频率控制字累加以此，相位累