基于VME主设备的接口电路设计.pdfVIP

基于VME主设备的接口电路设计 杨一帆、江晓山、代洪亮、赵京伟 (中国科学院高能物理研究所北京100049) 摘要：本文简要介绍了BESIII主漂电子学和数据获取系统之间的数据传输相关情况。详细 介绍了一种基于VME主设备的接口电路设计，此电路用于VME总线上的数据读出与传输，具 体包括PCB设计与FPGA程序实现，最后给出了测试方法和相关结果。 关键词：BESIII，数据读出，VlViE，FPGA O、引言 I 正在建造中的BESIII主漂移室(MDC)电子学系统用来接收主漂移室6796根信号丝的 输出信号。并经过一系列处理后将数据传送至在线数据获取系统作进一步分析处理。BESIII 在线数据获取系统大规模运用先进的计算机和网络技术，采用多级并行处理方案。最低一级 为基于VME总线系统的读出机箱，由前端电子学读出插件MOT、相关读出控制插件和一个作 为控制器使用的处理机组成。VME处理机采用MVME5100单板计算机，用以完成数据的采集、 处理、监视和传输。若干个读出机箱通过Ethernet网络的100MSwitch连接到读出计算机， 组成一个读出分支。所有读出分支通过1G以上Switch连接到在线计算机群，形成数据获取 系统的数据流主干通路。来自各读出分支的子事例数据包通过在线计算机群汇总成完整事 例，并进行标记、处理和监测，直到安全记录到永久介质上(参见下图)。． 对于BESIII数据获取系统而言关键技术问题之一是实现来自前端电子学的事例数据高 速读出。由于读出机箱VME总线的读出速度和计算机节点间的网络传输速度受到设备带宽的 限制，最容易在系统中形成数据流“瓶颈”。根据对特定I／0设备的测试结果，使用MVME5100 Il 处理机编程访问VME设备，单次直接“读”操作的时间周期为1s秒以上(其中800as为 处理机占用的时间，其余为设备占用时间)，32Bit读出速度至多为3MBytes／sec，DMA 方式的32Bit读出速度可达到13M Bytes／Sec以上。因此，最终VME数据读出方案采用CBLT Block Transfer)DMA方式。 (Chained 118 由于作为读出设备的PPC同时负责处理数据及完成数据的网络传输，系统整体数据传 输速度受到了程序切换及CPU处理能力的限制。考虑到今后事例率可能进一步增大，读出 电子学可能需要提供更高的数据读出速度，必须将数据读出功能从PPC中分离出来，设计 出基于Ⅵ怔主设备的接口电路。 I、方案研究 图1．1 当前VME数据传输系统主要由作为VME从设备的功能插件和5100处理器组成。当数据 条件满足时，由其中一个读出控制插件产生中断信号，5100处理机响应中断产生相应的中 断服务程序，以CBLTDMA方式读各插件数据，然后将数据通过网络传送给Pc机处理。 未来的VME数据传输系统与当前系统相比，多了一个作为VME主设备的数据汇总插件， 由此插件负责读取各功能插件的数据并传输给PC机。这样，VME总线的数据传输便能摆脱 5100处理机的处理能力限制，从理论上说就有了达到VME总线极限速度的可能。另外，相 比于不可二次开发的5100处理机，自行设计的数据汇总插件在与PC机的连接上也有很大的 可扩展性，例如，数据汇总插件除了可被设计为通过网络与PC机进行连接外，还能被设计 为通过光纤与Pc机进行连接，这样就可以从两个方面全面改进系统的传输速度，最大限度 的增加了系统改造的灵活性。 两种数据传输系统的结构如图1．1所示 一 由上可知，接口电路包括两方面内容，一是基于V溉主设备的VME总线接口，以实现对 ViE从设备的数据读出：一是与PC机的接口，接口规范待定，以实现数据向PC的高速传输。 当前预制研究的重点在于实现基于vME主设备的数据接口电路，尽可能高速的实现对 ViE从设备的数据读出。 2、接口电路简介 接口电路要实现对VME从设备的数据读取，必须实现VME主设备规范中的数据传输部分， 主要包括对三种ViE总线信号的处理，分别是数据传输总线、数据传输仲裁总线和优先