微机原理及应用胡蔷第六章.pptVIP

第6章 存储器系统 内容提要：内存和外存的基本概念，半导体存储器的分类：随机存储器RAM，只读存储器ROM，存储器扩展及其与CPU的连接，半导体读/写存储器，高速缓冲存储器Cache，虚拟存储器。 学习要求：通过本章的学习，要求掌握存储器芯片的类型和各主要存储器芯片的工作原理；常握扩展存储器容量的技术，能够用给定的存储器芯片按要求设计主存，从而深刻理解存储器的构成原理；掌握cache和虚拟存储器的构成原理，能够分析cache和虚拟存储器的命中情况。通过对命中情况的分析，对cache和虚拟存储器的工作原理有深入的理解。本章的难点是存储器芯片的原理和工作时序，主存的容量扩展技术、cache和虚拟存储器的分析。 图6-28 用2114芯片组成4K RAM全译码结构图 返回本章目录 Cache 的发展史 Cache并不是生来就有的，其实在286时代，计算机还没有Cache，这是因为当时的CPU速度不快，内存的速度完全可以满足系统的需求。直至386时代，当CPU的速度不断进步，内存的速度却没有得到有效的提升，因此，内存便成为了系统传输的瓶颈，这样就算CPU频率再上升，效能也不会增加。那么问题怎么解决呢？Cache便由此诞生，早期的解决方案是在主板上加入32至64KB的Cache，Cache的速度比主存存储器快，作为CPU和内存的缓冲区域。这样使得系统性能迅速提高，人们也初次品尝到Cache的好处。 6.5 高速缓冲存储器Cache 目前计算机使用的内存主要为动态RAM，它具有价格低、容量大的特点，但由于是用电容存储信息，所以存取速度难以提高。因而CPU的速度提高很快，目前CPU速度比动态RAM快数倍至一个数量级以上，导致了两者的速度不匹配。而计算机从内存中取指令和取数据是最主要的操作，慢速的存储器限制了高速CPU的性能，严重影响了计算机的运行速度并限制了计算机性能的进一步发展和提高。 6.5.1 Cache-主存存储层次 在半导体存储器中，只有双极型静态RAM的存取速度与CPU速度处于同一数量级，但这种RAM价格较贵，功耗大，集成度低，达到与动态RAM相同的容量时体积较大。存储器不可能都采用静态RAM，因此就产生出一种分级处理办法，即在主存和CPU之间增加一个容量相对小的双极型静态RAM作为高速缓冲存储器（简称Cache），如图6-29 所示。 9 -30 管理这两级存储器的部件为Cache控制器，CPU主存之间的数据传输都必须经过Cache控制器，如图6-30所示。 Cache控制器将来自CPU的数据读写请求，转向Cache存储器，如果数据在Cache中，则CPU对Cache进行操作，称为一次命中，命中时，CPU从Cache中读（写）数据。由于Cache速度与CPU速度相匹配，因此不需要插入等待状态，CPU处于零等待状态，也就是CPU与Cache达到了同步，因此有时称高速缓存为同步Cache。若数据不在Cache中，由CPU对主存操作，称为一次失败。失败时，CPU必须在其机器周期中插入等待周期。目前，Cache存储器容量主要有256KB和512KB等。这些大容量的Cache存储器，使CPU访问Cache的命中率高达90%至98%，大大地提高了CPU访问数据的速度，提高了系统的性能。 由此可见，从CPU的角度看，这种Cache-主存层次的速度接近于Cache，容量与每位价格则接近于主存，因此解决了速度与成本之间的矛盾。 程序的局部性有两个方面的含议：时间局部性和空间局部性。时间局部性是指如果一个存储单元被访问，则可能该单元会很快被再次访问。这是因为程序存在着循环。空间局部性是指如果一个存储单元被访问，则该单元邻近的单元也可能很快被访问。这是因为程序中大部分指令是顺序存储、顺序执行的，数据一般也是以向量、数组、树、表等形式簇聚地存储在一起的。 6.5.2 Cache存储器的的基本工作原理 1、Cache的工作原理是基于程序访问的局部性 目前微机中的Cache存储器一般装在主机板上。为了进一步提高存取速度，在Intel80486 CPU中集成了8KB的数据和指令共用的Cache，在Pentume CPU中集成了8KB的数据Cache和8KB的指令Cache，与主机板上的Cache存储器形成两级Cache结构。CPU首先在第1级Cache（微处理器内的Cache）中查找数据，如果找不到，则在第2级Cache（主机板上的Cache）中查找。若数据在第2级Cache中，Cache控制器在传输数据的同时，则修改第1级Cache；如果数据既不在第1级Cache也不在第2级Cache中，Cache控制器则从主存中获取数据，同