数字电路第2版课件作者刘勇第5章节时序逻辑电路.PPT

第5章 时序逻辑电路 5.1 时序逻辑电路的分析 5.2寄存器（Register） 5.3计数器（Counter） 时序逻辑电路的概念:时序逻辑电路，是指任一时刻电路的输出不仅与该时刻的输入有关系，而且与电路原来的状态有关（即与电路以前的输入信号有关）。这也是时序逻辑电路区别于组合逻辑电路的最大特点。 时序逻辑电路主要有两部分组成：组合逻辑电路部分和存储电路部分。 其中： X（x1，x2，…xi）为外部输入信号； Z（z1，z2，…zj）为输出信号； W（w1，w2，…wk）为存储电路输入信号，同时是组合逻辑电路的部分输出信号； Y（y1，y2，…yl）为存储电路的输出信号，同时是组合逻辑电路的部分输入信号。 由以上关系式知： tn+1时刻的输出Z(tn+1)由该时刻电路的输入X(tn+1)和存储电路的状态Y（tn+1）决定； Y(tn+1)由tn时刻存储电路的输入W(tn)和存储电路的状态Y(tn)决定； 所以，Z(tn+1)取决于X(tn+1)、W(tn)、Y(tn)。这一点充分体现了时序 逻辑电路区别于组合逻辑电路的显著特点。 不是任何一个时序逻辑电路都具有上图所示的完整电路形式：或没有组合逻辑电路部分，或没有输入变量。但具备了时序逻辑电路的基本特点，就属于该类电路的范畴。 5.1 时序逻辑电路的分析 5.1.1 同步时序逻辑电路的分析及举例 1、同步时序电路的分析方法 1）.写出各类方程式（组），主要包括以下三种方程。 a．驱动方程；b．状态方程；c．输出方程。 2）.列状态转换真值表，画状态转换图。 3）.检查电路自启动能力。 4）.画出电路时序图。 5）.电路逻辑功能的分析确定。 在获得相应方程后，电路逻辑功能已经较为全面的表示出来。但为突出电路特点，使获得的结果形象直观，往往将它转换成图表的形式。在描述电路功能方面，效果是一样的，应根据具体问题进行取舍。 【例5.1】 试分析下图所示时序逻辑电路。 解 根据该电路CP时钟脉冲信号的连接方式可知，这是一个同步时序逻辑电路。首先求出各类方程。 驱动方程： 状态方程：由JK触发器的特征方程可知， 输出方程： 列出状态转换真值表，画出状态转换图。 电路状态转换图如下。圆圈中的 表示电路的状态，X/Y表示此时电路的输入/输出状态。由于该电路没有输入信号X，所以斜线左侧数值空缺。 检查电路自启动能力。由电路知，该电路存储电路有两位触发器组成，所以该电路的工作状态数有22=4 个。该电路在CP脉冲的作用下，状态在00→01→10→00之间循环，共有三个状态，称其为该电路的有效状态；另外一个状态11称为无效状态。 对于该电路，如果电路进入11状态，在CP脉冲信号的作用下，可以通过00状态而重新进入有效状态，所以该电路具备自启动能力。 画出电路时序图。设电路的初始状态为 ，各触发器及电路输出状态的变化如下。 分析确定电路的逻辑功能。 观察电路的状态转换真值表和状态转换图，电路具有三个有效状态，且在10→00时，输出一个进位信号1。所以这是一个可以自启动的同步三进制计数器电路。 5.1.2 异步时序逻辑电路的分析方法及举例 【例5.2】 试分析下图所示时序逻辑电路。 解 由图知，触发器FF1的CP时钟脉冲信号并不是取自外加CP信号，而是将前级FF0的输出信号Q作为它的时钟脉冲信号。所以，这是一个异步时序逻辑电路。 分析异步时序逻辑电路，在列方程时，要将触发器的时钟方程考虑在内。注意各触发器的CP端是否有CP时钟信号所需要的跳变沿，只有当跳变沿到达时，相应的触发器才能翻转，否则触发器将保持原状态不变。 求出各类方程。 时钟方程： 驱动方程： 状态方程： 列出状态转换真值表。 电路状态转换图如下 检查电路自启动能力。 经检查，任一无效状态，在CP脉冲作用下，均可以返回到有效状态中，所以该电路能够自启动。 画出电路时序图。 设电路的初始状态为 ，电路时序图如下： 分析确定电路的逻辑功能。 根据电路状态转换真值表，可以确定这是一个具有自启动能力的异步五进制计数器。 5.2 寄存器（Register） 5.2.1 基本寄存器 下图是D触发器组成的4位数码寄存器。图中 为置0输入端， ～ 为并行数码输入端， ～ 为并行数码输出端。 4位寄存器7