数字电子技术课件作者张惠荣第三章节.ppt

本章教学基本要求 3.1 概述 3.1 概述 3.2 组合逻辑电路的分析方法和设计方法 3.2.1 组合逻辑电路的分析方法 分析组合逻辑电路的目的是为了确定已知电路的逻辑功能,或者检查电路设计是否合理。 组合逻辑电路的分析步骤如下： （1）根据已知的逻辑图，从输入到输出逐级写出逻辑函数表达式。 （2）利用公式法或卡诺图法化简逻辑函数表达式。 （3）列真值表，确定其逻辑功能。 3.2.2 组合逻辑电路的设计方法 3.3 常用的组合逻辑电路 3.3 常用的组合逻辑电路 3.3 常用的组合逻辑电路 3.3.2 译码器 3.3.2 译码器 3.3.2 译码器 3.3.2 译码器 3.3.2 译码器 3.3.2 译码器 3.3.3 数据选择器 3.3.3 数据选择器 3.3.3 数据选择器 3.3.4 数据分配器 3.3.5 加法器 3.3.5 加法器 3.3.5 加法器 3.4 组合逻辑电路中的竞争-冒险现象 3.4.2 竞争-冒险现象的判断 3.4.2 竞争-冒险现象的判断 3.4.3 竞争-冒险的消除 尚辅网 / 第3章 组合逻辑电路 要知道：组合逻辑电路的定义和特点；各种译码器、编码器、全加器、数值比较器、数据选择器、数据分配器的逻辑功能。 会分析：会分析组合逻辑电路的功能。 会设计：简单的组合逻辑电路。 要熟悉：各种译码器、编码器、全加器、数值比较器、数据选择器、数据分配器的工作原理。 要了解：常用各种集成组合逻辑电路的应用和使用方法。 逻辑电路按照逻辑功能的不同可分为两大类：一类是组合逻辑电路，另一类是时序逻辑电路。组合逻辑电路是由若干个逻辑门电路组合构成的可完成组合逻辑功能的数字电路。它可以有一个或多个输入端，也可以有一个或多个输出端，如图3-1-1所示。 组合逻辑电路的输出变量与输入变量之间的关系可用一组逻辑函数式表示： Y1=F1(X1,X2,…,Xn) Y2=F2(X1,X2,…,Xn) . . . Ym=Fm(X1,X2,…,Xn) 组合逻辑电路的输出变量与输入变量之间的关系可用一组逻辑函数式表示： Y1=F1(X1,X2,…,Xn) Y2=F2(X1,X2,…,Xn) . . . Ym=Fm(X1,X2,…,Xn) 组合逻辑电路的设计通常可按如下步骤进行： 1）进行逻辑抽象 （1）首先对逻辑问题进行分析，确定哪些是输入变量，哪些是输出变量，以及它们之间的相互关系。 （2）定义逻辑状态的含意。对输入变量和输出变量进行逻辑赋值，即确定什么情况下为逻辑1，什么情况下为逻辑0。 （3）根据给定的因果关系列真值表。 3.3.1 编码器 目前经常使用的编码器有普通编码器和优先码器两类。 1．普通编码器 1）二进制编码器 二进制编码器是由n位二进制数表示 个信号的编码电路。现以3位二进制编码器为例说明其工作原理。 图3-3-1是3位二进制编码器的框图，它的输入是I0～I7 8个高电平信号，输出是3位二进制代码Y2Y1Y0。因此，又把它叫做8线-3线编码器。输出与输入的对应关系见表3-3-1。 2）二-十进制编码器 所谓二-十进制编码器，就是输入一个十进制数0～9，通过该编码器，在其输出端得到相应的二进制代码。则该编码器称为二-十进制编码器。 译码器的逻辑功能是将每个输入的二进制代码译成对应的输出高、低电平信号。因此，译码是编码的反操作。常用的译码器电路有二进制译码器、二-十进制译码器和显示译码器三类。 1．二进制译码器 1）工作原理 二进制译码器的输入为n位二进制代码，输出为 个与输入代码一一对应的高、低电平信号。所以这种译码器也称为n线- 线译码器。 2）二进制译码器的应用 译码器的功能扩展 利用译码器的使能端可以方便地扩展译码器的容量。图3-3-8所示是用两片74LS138扩展实现的4线-16线译码器。 2．二-十进制译码器 二-十进制译码器的逻辑功能是将输入BCD码的10个代码译成10个高、低电平输出信号。二-十进制译码器的设计方法同二进制译码器一样，只不过它是4位输入端，十个输出端，输入代码“0～9”时有对应的输出，输