数字电子技术基础课件作者陈文楷主编第-8第八章节存储器.ppt

第八章 存储器 图8.2.1存储器框图 图8.2.2 SRAM存储单元 图8.2.3 SRAM存储单元阵列图 图8.2.5. 2114—1k×4 SRAM 图8.2.6 SRAM Read/Write Times 图8.2.7 图8.2.8.DRAM结构图 图8.2.9. 有刷新功能的存储单元电路 图8.2.10 DRAM的典型定时波形图 图8.2.10 DRAM的典型定时波形图 图8.2.10 DRAM的典型定时波形图 ROM 图8.3.1. ROM的分类框图 图8.3.2 简单MROM的结构（a） ROM IC的内部结构 （b） ROM IC的存储单元 图8.3.3.典型ROM IC的内部结构 图8.3.4 2732EPROM 4096 x 8 bit 图8.3.4.（b）2864-EEPROM 表8.3.1 EEPROM--2864存储器的功能表 图8.4.1 快闪存储单元 图8.4.2（a）编程操作（b）编程前的擦除状态 图8.4.3 快闪存储器读操作 图8.4.4 快闪存储器擦除操作 图8.4.5 快闪存储单元阵列 表8.4.1几种典型的存储器件 表8.4.2各种半导体存储器的比较 图8.5.1位扩展方式 图8.5.1 字扩展方式 尚辅网 / 地址 译码器 . . . 地址总线 数据总线 Read Write Data Bus Address Bus 存储阵列 110 地 址 寄 存 器数据寄存器 存储器 (Data Output) (Bit Select) Data in (Data in)’ Q2 Q1 Q4 Q3 Q5 Q6 数据输入 数据输入 位选输入端 数据输出 D3 D2 D1 D0 数 据 输 入 数 据 输 出 Q3 Q2 Q1 Q0 读出放大器 行（字）选择0 行（字）选择1 行（字）选择2 行（字）选择3 图8.2.4 静态RAM内部结构 16 x4 Storage array D3 D2 D1 D0 Q3 Q2 Q1 Q0 Addre -ss Decod -er A0 A1 A2 A3 CS R / W Write Read 存储阵列 64行×64列 行 选 择 译 码 器 列 I/O 电路 列选择译码器 输 入 数 据 控 制 I/O1 I/O4 A0 A1 A2 A9 A3 A4 A5 A6 A7 A8 CS’ WE’ I/O2 I/O3 R/W’ Address CS’ Data tacc 有效地址 数据有效 （a）读操作 tacc 有效地址 有效数据 Address CS’ Data R/W’ （b）写操作 数据输入 数据输出 行选线 列（位线） C 存储阵列 128行×128列 行 译 码 器 数 据 选 择 器 列 译 码 器 输入/输出缓冲器 和 读出放大器 ┋ ┋ ┋ ┋ ┋ ┋ 刷新控制 和 定时电路 刷新计数器 行锁 地存 址器 列锁 地存 址器 CAS’ RAS’ R/W’ E’ DIN DOUT 1 2 128 1 2 128 1 2 128 A0/A7 A1/A8 A2/A9 A3/A10 A4/A11 A5/A12 A6/A13 (Refresh) Row（行选） DOUT Column（列选） R/W’ DIN 输出缓冲器 /读出放大器 输入缓冲器 Bit Line C 刷新控制端 （数据输出） （数据输入） （读/写信号） 行地址（A0～A6） Address RAS’ CAS’ 列地址（A7～A13） 行地址锁存 列地址锁存 （a）DRAM地址复用时序波形图 行地址 列地址 Address RAS’ CAS’ 读周期 R/W’ 数据 DOUT （b）读周期 行地址 列地址 Address RAS’ CAS’ 读周期 R/W’ 数据 DOUT （c）写周期 只读存储器 ROMs 双极型（Bipolar） MOS型 掩膜 ROM 可编程PROM Mask ROM PROM UVEPROM EPROM EEPROM 地址译码器 A0 A1 ROM存储矩阵 D3 D2 D1 D0 CE’ Vcc Vdd 存储1 存储1 0 可编程链 双极型 MOS型ROMs （a） ROM IC的内部结构 （b） ROM IC的存储单元 地址