数字电子技术基础课件作者陈文楷主编第-4第四章节VHDL语言基础.ppt

第4章 VHDL语言基础 本章任务 1.VHDL语言的基础知识，如何用VHDL语言描述数字系统。 2.VHDL程序结构,实体和结构体的概念。实体说明、结构体说明。结构体的3种描述方法。 3.QuartusⅡ开发软件及应用。图形编辑方法；数字系统的VHDL文本文件编辑方法。 4.一些基本的VHDL语法。 数组（Array）、 并行语句（Concurrent Statement）、 选择信号代入语句（Selected Signal Assignment Statement）、 并行信号赋值语句（Concurrent Signal Assignment Statement）、多值逻辑(IEEE STD.1164 Multi_Value Logic)和 库（Library）等语法概念。 Sec4.1 概述 1.HDL的发展 VHDL语言的特点： ⑴.硬件设计时可以分层描述； ⑵.每个要设计的模块或元件都有完善的定义接口； ⑶.性能指标既可以用算法定义也可以用硬件结构定义； ⑷. VHDL语言有并发性，定时和实时时钟方式，同步时序和异步时序 电路都可以描述。 Verilog HDL语言的特点： 以C语言为基础，充分保留了C语言的简洁、高效和编程风格。语法宽松。 Sec.4.2 VHDL程序结构 1.VHDL程序结构 ⑴.VHDL实体和实体说明 ⑵.结构体和结构体说明 ⑶.结构体的3种描述方法。 图4.2.1. VHDL实体和结构体 图4.2.2 VHDL程序文件结构 例4.3.1. 图4.3.1 一位加法器逻辑电路 ⑴.port Mode： ①.IN ②.Out ③.IN/OUT ④.Buffer ⑵.Data type： ①.Boolen ②.bit ③.bit_vector ④.integer ⑤.std_Logic ⑥. std_Logic_vector 图4.3.2 例4.3.2逻辑电路图 例4.3.2.图 对下面的逻辑电路图4.3.2，写出用BIT类型定义端口的VHDL文件。 4.结构体的描述方法 1.行为描述法： （ behavioral description）这是以元器件或电路模块为基础的描述方法，描述元器件或电路模块之间输入、输出的逻辑关系，是对它们性能或行为的描述。在VHDL语言中对这一类的描述称作行为描述。 2.数据流描述法：数据流描述（dataflow description）法主要反映数据经过一定的逻辑运算后在输入和输出之间的传送过程。这种描述方法以表示数据在设计实体中从输入到输出的传输或流向为目的。使用并发语句（concurrent procedure call也叫并发过程调用语句）描述。 3.结构描述法：（structural description）描述结构体功能的第3种方法是结构描述法，它以描述元部件（component）为基础，通过描述模块与模块之间的连接关系来表示被设计实体的构成和性能。这种描述方法适用于多层次设计，把一个复杂的系统分解成多个子系统，将每一个子系统设计成一个模块，再用结构描述法将各模块之间的连接关系写出来形成一个整体。 4.6 VHDL语法 Port、Mode、Type 图4.6.1 VHDL 口(Port)的4种模式 图4.6.2 缓冲端口与输出端口的区别 图4.6.5.一维数组（矢量）中的元素 图4.6.11 4三态门缓冲器 三、信号（Signal） 1.定义：信号是电子电路内部硬件实体相互连接的信息表示。信号通常在结构体、包集合和实体说明中使用。 信号的使用规则说明如下： “：＝”表示对信号直接赋值，可用来表示信号初始值不产生延时。 “＜＝”表示代入赋值，是变量之间信号的传递。代入赋值法允许产生延时。 例如： T1＜＝T2 AFTER 20ns；表明T2的延时值为20ns后赋予T1。 在使用EDA工具综合时，信号应在实体和结构体中描述清楚。 2.一般书写格式为： SIGNAL 信号名：数据类型、约束条件：＝表达式； 使用上述格式举例如下： SIGNAL sys_clk： BIT:＝‘0’； --系统时钟变量 SIGNAL sys_BUS： BIT:＝‘1’； --系统总线状态变量 SIGNAL COUNTER：bit_vector（7 downto 0）； --计数器宽度 图4.6.3由并行语句构成的结构体 VHDL语言能进行并行处理的语句有： Process 进程语句 Concurrent Signal Assignment stat