数字电子技术课件作者张惠荣第四章节.pptVIP

本章教学基本要求 4.1 概述 4.1 概述 4.2 基本RS触发器 4.2 基本RS触发器 4.2.2 与非门组成的基本RS触发器 4.2.3 基本RS触发器的主要特点、用途 4.3 钟控触发器 4.3 钟控触发器 4.3 钟控触发器 4.3.2 同步D触发器 4.3.3 同步JK触发器 4.4 边沿触发器 4.4.1 负边沿JK触发器 4.4.2 维持阻塞边沿D触发器 4.4.3 T触发器和 触发器 尚辅网 / 第4章 触发器 要知道：RS触发器、JK触发器、D触发器的电路结构、工作原理和触发方式。 要掌握：RS触发器、JK触发器、D触发器、T触发器和触发器的逻辑功能。 会测试：RS触发器、JK触发器、D触发器、T触发器和触发器逻辑功能。 会写出：RS触发器、JK触发器、D触发器、T触发器和触发器的特性方程。 会转换：各种不同功能的触发器相互转换。 能够存储1位二值信号的基本单元电路统称为触发器。 触发器具有两个基本特点： （1）具有两个能自行保持的稳定状态，用来表示逻辑状态的0和1，或二进制数的0和1。 （2）根据不同的输入信号可以置成1或0状态。 触发器大致可按以下几种方式进行分类： 根据是否有时钟脉冲输入端，可将触发器分为基本触发器和钟控触发器等； 根据逻辑功能的不同，可将触发器分为RS触发器、D触发器、JK触发器、T触发器和 触发器等； 根据电路结构的不同，可将触发器分为基本触发器、同步触发器、主从触发器和边沿触发器等； 根据触发方式的不同，可将触发器分为电平触发器、主从触发器和边沿触发器等。 4.2.1 或非门组成的基本RS触发器 电路结构 R和S是两个信号输入端，通常处于低电平，有信号输入时为高电平。Q和 是两个互补的信号输出端。我们把Q=0， =1的状态叫做O状态；把Q=1、 =0的状态叫做l状态。可见，触发器的状态指的是Q端的状态。 特性表 电路结构 图4-2-3(a)所示，是由两个与非门交叉连接而成的基本RS触发器。 、 是它的两个信号输入端。字母R、S上的反号是表示低电平有效，即平时 、 端均为高电平，有信号输入时 、 为低电平。Q和 端为触发器的两个输出端。图4-2-3(b )为逻辑图形符号， 、 端的圆圈也表示低电平有效。 1．特点 基本RS触发器电路简单，是构成各种功能触发器的基本单元。它的主要缺点是输入信号存在期间将直接控制着输出端的状态，而且R、S之间有约束。 2．基本RS触发器的用途 （1）用它可以组成数码寄存器、存放二进制数码。这将在后面详细介绍。 （2）作为各类功能触发器的基本单元。 （3）作为防止波形抖动的开关。 通常把同步信号叫做时钟脉冲，或称为时钟信号，简称时钟，用CP表示。 4.3.1 同步RS触发器 电路组成 特性表 特性方程 反映触发器次态输出 与现态 及输入R、S之间关系的逻辑表达式叫特性方程。 图4-3-2所示为同步RS触发器 的卡诺图，由此可得同步RS触发器的特性方程。 为了克服同步RS触发器R、S之间仍然存在约束的状态，可将同步RS触发器接成D触发器形式，即构成同步D触发器（或D锁存器）。 图4-3-5为同步D触发器的逻辑电路图及逻辑图形符号。 JK触发器有2个输入控制端J和K，也可从RS触发器演变而来。将RS触发器输出交叉引回到输入，使S=J ，R=K 便可得到同步JK触发器，如图4-3-7所示。 边沿触发器的特点是次态仅取决于时钟信号CP上升沿或下降沿到达前瞬间的输入信号状态，而在此之前或之后的一段时间内，输入信号状态的变化对输出状态不产生影响，因此具有工作可靠性高，抗干扰能力强的优点。 电路组成 负边沿JK触发器的逻辑电路图和逻辑图形符号如图4-4-1所示。 维持阻塞触发器是利用触发器翻转时内部产生的反馈信号使触发器翻转后的状态 得以维持，并阻止其向下一个状态转换(即空翻)而实现克服空翻。电路如下图所示 电路组成如下图所示