数字逻辑程序设计第4章锁存器与触发器.pptVIP

第4章 锁存器和触发器 第四章 锁存器和触发器 4.1概述 4.2锁存器 4.2.1 SR锁存器的基本原理 4.2.2 D锁存器的基本原理 4.3 触发器 4.3.1 RS型触发器的基本原理 4.3.2 JK触发器的基本原理 4.3.3 D触发器的基本原理 4.1概述 大多数数字系统中，除了需要具有逻辑运算和算术运算功能的组合逻辑电路外，还需要具有存储功能的电路，而构成存储电路的基本存储单元便是锁存器和触发器。 锁存器与触发器是数字系统中的基本单元，具有存储功能，它能够存储一位二进制数字。因此，它们是一个具有记忆功能的基本数字逻辑电路。 4.1概述 无论锁存器还是触发器都有0和1两个输出状态，都有控制输出状态的输入端，但只有触发器具有使能输出状态变化的触发端。加在锁存器或触发器输入端，使其输出状态改变的信号，称作驱动信号又称激励信号。为叙述方便，有时也简称输入信号。若通过输入端加入驱动信号使锁存器或触发器的新状态为1，则可以说存储了1；若通过输入端加入驱动信号使锁存器或触发器的新状态为0，则可以说存储了0。 4.1概述 有时锁存器和触发器这两个名词可以互换使用，因为它们都可以存储二进制信号，但是二者有区别，主要表现在锁存器是对脉冲电平敏感的存储电路，在特定输入脉冲电平作用下改变状态。触发器是对脉冲边沿敏感的存储电路，在时钟