数字逻辑设计与VHDL描述第２版课件作者徐惠民安德宁第三章节第三章节.ppt

北京邮电大学 huimin@ 概 述 数字集成电路分类： 双极性集成电路： TTL电路 ECL电路 速度快、功耗大 MOS集成电路 PMOS电路 NMOS电路 CMOS电路 功耗低、集成度高 正逻辑和负逻辑 二极管或门电路： 当所有的输入是高电位时，输出高电位；只要有一个输入是低电位时，输出就是低电位。 概正逻辑和负逻辑述 或门电路的电压关系： 正逻辑和负逻辑 以上的逻辑关系是在高电平代表逻辑1，低电平代表逻辑0的情况下得出的。 这样的逻辑系统称为正逻辑系统。 如果用低电平代表逻辑1，高电平代表逻辑0，这样的逻辑系统称为负逻辑系统。 上述电路在负逻辑系统中的逻辑关系就不是逻辑或门了。 正逻辑和负逻辑 上述电路的电压关系： 正逻辑和负逻辑 所以，存在着两种逻辑系统：正逻辑系统和负逻辑系统。 同样一个逻辑电路，在不同的逻辑系统中，具有不同的逻辑功能。正逻辑系统中的与门，在负逻辑系统就是或门。同样，正逻辑系统中的或门，在负逻辑系统中就是与门。 同一个电路，在正逻辑系统的的功能和负逻辑系统中的功能是互为对偶。 正逻辑和负逻辑 目前，大多数数字系统都是正逻辑系统。 但也有少数的系统采用负逻辑，成为负逻辑系统。 以后的介绍中，一般都是正逻辑系统。 MOS晶体管 3.2.1. MOS晶体管的分类 1. PMOS管 PMOS管的导电沟道是P沟道，参与导电的多数载流子是空穴。 MOS管只有当栅极和衬底之间外加一定电压，且栅源电压UGS大于某 一值时，才能在漏源之间形成沟道。我们称使漏源之间形成沟道的外加栅源电压，叫MOS管的开启电压。 PMOS管的开启电压 UTP 0 。 当|UGS| ＞ |UTP| 时，PMOS管才导通。 MOS晶体管 2. NMOS管 NMOS管的导电沟道是N沟道，参与导电的多数载流子是电子。 NMOS管的阈电压UT = UTN＞0。 只有当UGS＞UTN 时， NMOS管才导通。 由于它是电子导电，因此，NMOS管的工作速度比PMOS管高。 NMOS管的衬底要接电路中最低电位点， PMOS管的衬底要接电路中最高电位点。 MOS晶体管 MOS晶体管 3.增强型MOS管和耗尽型MOS管 当MOS管栅源之间未加任何电压时，漏源之间的衬底表面无沟道形成，只有在栅源之间外加一定电压时，即当UGS≥UT时，才形成沟道，这种MOS管叫增强型MOS 管。 反之，当MOS管栅源之间未加电压即UGS = 0时，就已形成表面沟道的，则称为耗尽型MOS管。 在数字集成电路中，多采用增强型MOS管。 MOS晶体管 3.2.2 MOS管的三个工作区 截止区 当|UGS||UT| 时，MOS管处于截止区，ID≈0。 恒流区 当|UGS|＞|UT|、|UDS|＞|UGS|-|UT| 时，MOS管工作在恒流区。此时ID基本上不随UDS变化。 可调电阻区 当|UGS|＞|UT|，且|UDS||UGS|-|UT| 时，MOS管工作在可调电阻区。此时ID随UDS的变化而变化。 CMOS反相器 3.3.1. CMOS反相器的结构及工作原理 标准的CMOS反相器是由PMOS负载管(VTP)和NMOS驱动管(VTN)串联组成。 CMOS反相器 3.3.2. CMOS反相器的电压传输特性 CMOS反相器 CMOS反相器 CMOS反相器的电流特性 在静态输入时，反相器的电流近似等于0。 当CMOS反相器输入电压信号改变状态时，无论从逻辑“0”变到逻辑“1”，还是从逻辑“1”变到逻辑“0”，都有一段短暂的过渡时间使VTp管和VTN管同时导通，在电源UDD和地之间建立起低阻通道。 CMOS反相器 CMOS反相器的电流特性 CMOS反相器 3.3.3. CMOS反相器的功耗 静态功耗 PS = IDD ?UDD 由于静态电流很小，静态功耗也很小。 动态功耗 PD = CPD·(UDD)2 ·fi 功耗电容CPD ≈ 20 PF 。随着工作频率fi的增加，动态功耗也会增加。 CMOS反相器 CMOS逻辑电路 CMOS其它逻辑门电路是由NMOS管组成的逻辑模块和PMOS管组成的逻辑模块连接而成的。 每个输入信号同时接一个NMOS管和一个PMOS管，即NMOS管和PMOS管永远成对出现。 NMOS逻辑块按“串与并或”的规律组成，PMOS逻辑块按“串或并与”的规律组成。即NMOS管串联实现“与”逻辑，NMOS管并联实现“或”逻辑。PMOS管则刚好相反。 CMOS逻辑电路 3.4.1. CMOS与非门 CMOS逻辑电路 CMOS与非门的工作状态： CMOS逻辑电路 3.4.2. CMOS或非门 CMOS逻辑电路 CMOS或非门的工作状态： CMOS逻辑电路 3.4.3. 门的输入端数的扩