基于EP2C5Q208的最小NiosⅡ开发板设计.pdfVIP

第25卷第5期 荆楚理工学院学报 2010年5月 V01．25 No．5 JournalofJingchuUniversityofTechnology May2010 基于 EP2C5Q208的最小 NiosH开发板设计 刘新云 (湖北三峡职业技术学院机械系，湖北 宜昌 443002) ’ [摘 要】 针对最小NioslI开发板进行 了研究，提 出了一种实用的设计方法及其实现途径。开发板以 一 片PFGA为核心，结构紧凑，体现了最小Nios11开发板集成度高、灵活性强的特点。设计方案中选用较廉价 和互换性好的芯片，降低了成本。对开发板进行了功能测试和应用验证，结果符合设计要求。 [关键词] FPGA；开发板；NiosⅡ；DDS [中图分类号】 TN47 [文献标识码] A [文章编号] 1008—4657(2010)05-0016一o4 O 引言 随着 EDA技术的发展和新一代大规模现场可编程门阵列(FPGA—FieldProgrammableGateArray) 的推出，可编程片上系统(SOPC—SystemonProgrammableChip)的实现成为可能。SOPC解决方案允许 设计者在通用的FPGA里嵌人 MCU软核以完成片上系统的集成，为现代电子产品设计带来了更大的灵 活性。Ahera公司开发的以NiosII软核处理器为核心的SOPC系统便是把嵌入式系统应用在FPGA上 的典型例子。市场上现有的最小NiosII开发板，在一块板子里集成了几套电路，无形中提高了造价，并 且使用效率也不高。最小NiosI1开发板的制作，是针对研究项 目和学生学习的需求，从经济角度出发 尽量选用较廉价和互换性好的芯片。这样能较好地满足项 目研究和教学的需求，还可以把最小NiosII 开发板发给学生，让他们带回寝室做实验，有些问题不需要来实验室就能解决。基于上述原因，本文进 行最小NiosII开发板的设计与研究。 1 系统总体设计 最小开发板可以搭建NiosII系统，利用QuartusII、SOPCBuilder及NiosIDE平台实现可配置、可剪 裁系统的设计。还应有与PC机进行通信、下载配置、数据采集和用户扩展功能。硬件 电路主要包括下 面几个部分：FPGA模块、电源模块、时钟和显示、下载配置、与Pc机串行 口通信、键盘管理、数据采集、 数据存储、良好的功能扩展等。系统总体结构如图1所示。 图1 系统总体结构图 [收稿13期]2010—01—22 [作者简介]刘新云(1966一)，女，河北衡水人，湖北三峡职业技术学院副教授，硕士。研究方向：机电一体化。 16 2 局部电路设计 2．1 FPGA模块 开发板选用的FPGA器件是Altera公司生产的Cyclone系列中的EP2C5Q208C8，它有 4608个逻辑 单元，26个 M4KRAM块，119808RAM位，13个嵌入式 18：l=18乘法器，2个锁相环，最大可用 I／O管脚 142个 。 2．2 电源模 块 开发板由外部提供 5V电源 ，设置防反接二极管，精确度控制在 ±5以内。FPGA的I／0电压是 3．3V，内核电压是 1．2V，所以用两个 电压转换芯片，一个将5V转到 3．3V，另一个将 3．3V转到 1．2 V。此外，还需要外部提供 ±12V电源，给运算放大器供电。 2．3 时钟和显示 开发板的时钟模块提供全局时钟 50MHz，选用50MHz无源晶振，晶振尽量靠近FPGA，外壳接地， 晶振下方避免走线，减少干扰。时钟与主模块全局时钟输入端相连时需要上拉电阻，以保证系统的可靠 性。显示部分使用 6个数码管、6个 LED。 2．4 下载配置 FPGA是SRAM型的可编程逻辑器件，写入的信息会随芯片掉电而丢失，所以每次上电后要把代码 从配置芯片读到FPGA里，然后再运行。这里选用EPCS1作为串行配置器件，成本较低，且容易配置。 下载电路采用J-TAG方式和AS方式。 2．5 与 PC机通信 开发板使用RS232接 口与计算机通信。RS232接 口设计中采用一块 LTC1386CS芯片实现电平转 换