数字电子技术基础课件作者潘明潘松第7章节.pptVIP

第7章 时序电路的分析与设计 7.1 时序逻辑电路的特点与功能 7.2 时序电路的手工分析方法 7.3 同步时序逻辑电路的手工设计方法 7.4 寄存器 7.5 计数器及其手工设计 7.6 专用集成计数器传统应用 7.7 计数器通用设计模型 7.8 有限状态机 实 验 实 验 实 验 图7-25 D触发器构成的三位二进制加法计数器 1．同步二进制加法计数器 图7-26 三位二进制加法计数器的仿真波形 图7-27 用D触发器构成的3位二进制减法计数器 图7-28 3位二进制减法计数器的仿真波形 图7-29 用D触发器构成的同步四位二进制加法计数器 3．同步非二进制计数器设计 图7-30 四位二进制加法计数器的仿真波形 3．同步非二进制计数器设计 图7-31模10计数器输出状态 3．同步非二进制计数器设计 图7-32 模10同步加法计数器电路 3．同步非二进制计数器设计 图7-33 模10同步加法计数器的仿真波形 3．同步非二进制计数器设计 图7-34 原始状态图 【例7-6】设计一个模可控同步加法计数器。要求当控制信号M=0时，计数器为五进制；当M=1时，计数器为七进制。 解：（1）分析题目要求，建立原始状态图。M=0时，N=5；M=1时，N=7。 （2）确定触发器的数目及类型，选择状态编码：