《EDA技术及应用》课程设计 基于CPLD的乐曲自动演奏机的设计 完整版实验报告.docVIP

《EDA技术及应用》课程设计 系 别 2010 级 通信工程 专业 1013073 班 题 目 基于CPLD的乐曲自动演奏机的设计 姓 名 ******* 学号 ********** 同组成员 ******************* 指导教师 ******************** 2012年6月18日 目录 课程设计要求 设计方案 设计原理 设计步骤 设计程序 图形文件 修改后适应电路板的源程序 课程设计总结 参考文献 基于CPLD的乐曲自动演奏机的设计 基于CPLD的乐曲自动演奏机用途广泛，在日常生活中很常见，特别是在一些儿童玩具和小饰品上经常使用。 1.设计要求 （1）可以在电路上能自动演奏《友谊地久天长》乐曲，也可自行选择其他乐曲。 （2）有相应的LED灯指示高低音。 其他要求： （1）晶振为12 MHz （2）采用CPLD 器件，为ALTERA 的EPM7064SL-44 2.设计原理 乐曲演奏的原理是：由于组成乐曲的每个音符的频率值（音调）及其持续时间（音长）是乐曲演奏的2个基本数据，因此需要控制输出到扬声器的激励信号的频率高低和该频率信号持续的时间。频率的高低决定了音调的高低，而乐曲的简谱与各音名的频率对应关系在后面将给出。所有不同频率的信号都是从一基准频率分频而得来的，由于音阶频率多为非整数，而分频系数有不能为小数，故必须将计算得到的分频数进行四舍五入取整，基准频率和分频系数应综合考虑加以选择，从而保证音乐不会走调。如在48MHz 时钟下，中音1（对应的频率值是523.3Hz）的分频系数应该为(2*523.3)=45863，这样只需对系统时钟进行45863次分频即可得到所要的中音M1（分频系数计算公式为D=F/2K,由于F/2K之后，会使分频系数D变小，所以功能模块中语句：beep_r=!beep_r，使得输出取反，K=F/2count_end，消除了前面除以2K的影响） 。 至于其他音符，同样可有一式求出对应的分频系数。在程序中设置一个状态机，每250ms改变一个状态（即一个节拍），组成乐曲的每个音符的频率值（音调）相对应于状态机的每一个状态。只要让状态机的状态按顺序转换，就可以自动演奏播放音乐了。《卖报歌》乐曲的简谱如表二所示，（注：N一拍；N两拍；N·四拍；N·八拍；N为音谱） 3.设计方案 根据乐曲自动演奏的基本原理设计出适合eda多功能试验箱的源程序，通过分频模块得到12MHZ的晶振；源程序编写完成，编译调试后，在实验，箱上验证其功能； 验证得到模块能完成实践要求的所有功能；然后去掉分频模块，将功能模块做适当的修改后，编译调试成功后，将其下载到CPLD实验板上，完成设计； 设计原理图如下； 《卖报歌》简谱 4.设计步骤 在Quartus Ⅱ中建立一个工程项目文件song.qpf，并在该项目下新建Verilog HDL源程序文件song.v输入程序代码并保存。完整的Verilog HDL程序参考程序清单。 然后在该工程选择一目标器件并对相应的引脚进行锁定，在这里所选择器件为Alter公司的EPM7064SL-44芯片，引脚锁定方式如表三所示。 对该工程文件进行全程编译处理，若在编译中发现错误，则找出错误并更正，直到编译成功为止。 最后拿出下载电缆，将此电缆的两端分别接到PC机的打印机并口和核心板上的JTAG 接口上，打开电源执行下载命令，把程序下载到CPLD器件中。此时可以到《卖报歌》乐曲的演奏以及LED灯的明灭指示其高低音。 5.设计程序 程序清单_48MTO12M.v module _48mto12m(clk,clkout); input clk; output clkout;//输出频率12MHZ reg[1:0] q; always@(posedge clk) begin q=q+1b1; end assign clkout=(q2)?1b1:1b0;//每四个周期变成一个周期，占空比1/2 endmodule 程序清单 song.v //*****************************************************************// // 《祝你生日快乐》乐曲 // 时钟：12MHz //*****************************************************************// //音高与频率的对应关系 //-------------------------------