基于CPLD的多功能数字时钟.docVIP

前 言 我们已经进入了数字化和信息化的时代，其特点是各种数字产品的广泛应用。现代数字产品在性能提高、复杂度增大的同时，其更新换代的步伐也越来越快，实现这种进步的因素在于生产制造技术和电子设计技术的进步。 CPLD器件和EDA技术的出现，改变了这种传统的设计思路，使人们可以立足于CPLD芯片来实现各种不同的功能，新的设计方法能够由设计者自己定义器件内部逻辑和管脚，将原来由电路板设计完成的工作大部分放在芯片的设计中进行。这样不仅可以通过芯片设计实现各种逻辑功能，而且由于管脚定义的灵活性，减轻了原理图和印制板设计的工作量和难度，增加了设计的自由度，提高了效率。同时这种设计减少了所需芯片的种类和数量，缩小了体积，降低了功耗，提高了系统的可靠性。 目 录 前 言 1 一、 设计和要求 3 1. 设计一个数字钟，具有计时校时功能。 3 二、 实验环境 4 1. 软件环境 4 2. 硬件环境 4 三、 系统设计方案的确定 5 1. 结构框图 5 2. 总体思路 5 1) 总体电路图 7 2) 校时模块 8 3) 时钟模块 10 4) 闹钟模块 12 5) 闹钟计数器模块 15 6) 报时模块 17 7) MODE按键模块 17 四、 仿真与引脚锁定 19 1. 仿真 19 2. 引脚锁定 19 小 结 24 参考文献 25 设计和要求 设计一个数字钟，具有计时校时功能。