第11讲-第8章片上外设.pptVIP

第8章 C5x的片上外设(第11讲) 8.1 时钟发生器 8.2 通用定时器 8.3 通用I/O口(GPIO) 8.4 外部存储器接口(EMIF) 8.5 多通道缓冲串口McBSP 8.6 模/数转换器(ADC) 8.7 看门狗定时器(Watchdog) 8.8 I2C模块 8.1 时钟发生器 8.1.1 时钟发生器概况 8.1.2 时钟工作模式 8.1.3 CLKOUT输出 8.1.4 使用方法 8.1.1 时钟发生器概况 功能 输入时钟 (CLKIN) →工作时钟 (CPU及外设) →分频输出 (CLKOUT,其他器件) 包含 数字锁相环 (DPLL: Digital Phase Locking Loop) 时钟模式寄存器 (CLKMD) 8.1.2 时钟工作模式 1. 旁路模式 Bypass Mode 2. 锁定模式 Lock Mode 3. 空闲模式 Idle (Low-Power) Mode 1. 旁路模式 Bypass Mode The frequency of the output clock signal is equal to the frequency of the input clock signal divided by 1, 2, or 4. (1) Entering and Exiting the Bypass Mode Entering write a 0 to the PLL ENABLE bit Exiting write a 1 to the PLL ENABLE bit. (2) Setting the Output Frequency for the Bypass Mode 2. 锁定模式 Lock Mode The output clock signal is phase locked to the input clock signal. Entering and Exiting the Lock Mode Entering write a 1 to the PLL ENABLE bit Exiting write a 0 to the PLL ENABLE bit. The input frequency can be both multiplied and divided to produce the desired output frequency. Examples of Selecting a Lock Mode Frequency. 3. 空闲模式 Idle (Low-Power) Mode 目的：降低功耗 功能：输出时钟停止，引脚被拉为高电平 表8-1 时钟模式寄存器CLKMD (1) 表8-1 时钟模式寄存器CLKMD (2) 8.1.3 CLKOUT输出 8.1.4 使用方法 设置工作模式、分频值、倍频值、省电模式 DSP复位 复位期间和复位后：旁路模式 输出频率 CLKMD高电平：输出频率=输入频率 CLKMD低电平：输出频率=输入频率/2 失锁 对输入时钟跟踪锁定之后输出时钟发生偏移 IOB=0 PLL继续输出时钟 IOB=1 切换到旁路模式，重新开始PLL锁相过程 8.2 通用定时器 8.2.1 通用定时器概况 8.2.2 工作原理 8.2.3 定时器使用要点 8.2.4 通用定时器应用实例 8.2.1 通用定时器概况 C55x 芯片提供了2个定时器 表8-2 定时器预定标寄存器 PRSC 表8-3 主计数寄存器 TIM 8.2.2 工作原理 定时器发送 中断信号TINT或同步事件信号TEVT的频率 与中断相关的寄存器 中断申请 interrupt flag registers IFR0、IFR1 中断使能 interrupt enable registers IER0 and IER1 调试中断使能 debug interrupt enable registers DBIER0 and DBIER1 TIN/TOUT 引脚 TIN/TOUT 引脚 表8-5 定时器控制寄存器 TCR (1) 表8-5 定时器控制寄存器 TCR (2) 表8-5 定时器控制寄存器 TCR (3) 表8-5 定时器控制寄存器 TCR (4) 8.2.3 定时器使用要点 1. 初始化定时器 2. 停止/启动定时器 3. DSP复位 1. 初始化定时器 (1) 停止计时 (TSS=1) 使能定时器自动装载 (TLB=1) 正确设置 TCR 中的相关位 (2) 将预定标计数器周期数写入 TDDR 以输入的时钟周期为基本单位 (3) 将主计数器周期数装入 PRD (4) 关闭定时器自动装载 (TLB=0) 启动计时 (TSS