全定制 版图设计.pptVIP

修改长度为350nm，宽为1um 同样生成一个nmos，长350nm，宽500nm 生成以后进行连线，添加IO口之后得到如下图 进入XL进行编辑 在virtuoso中使用gen from source命令生成器件， IO口修改为第一层金属，然后apply 点OK之后出现下图 进行display设置 修改display levels 和 单元间距 然后就可以对器件进行 放置，连线等 OK 设置一个命令，此后每当你选择一个命令之后都会弹出 一个菜单，根据需要可以修改相应的参数。 使用path命令 弹出一个菜单，要连接栅极 选择GT，修改宽度0.35 点击要连线的地方： 若要修改边界，使用以下命令 选中 最后得到的反相器版图 Thank You ~ ~ * 全定制版图设计 Name：罗永震 Student Number全定制版图介绍 设计规则 contents Virtuoso介绍及操作过程 上机演示 所谓全定制设计方法就是利用人机 交互图形编辑系统，由版图设计人员 设计版图中各个器件及器件间的连线。 一.全定制版图（full-custom） 针对每个晶体管进行电路参数优化，以获得最佳的性能（包括速度和功耗）以及最小的芯片面积。 基于晶体管级，适合于大批量生产的，要求集成度高、速度快、面积小、功耗低的通用型IC或是ASIC。 全定制的特点： 版图（Layout） 版图是集成电路设计的最后阶段产物， 它将被直接交给芯片制造厂作为指导产电 路的图案。版图中矩形的构形决定了电路 的拓扑结构和元件的特征。 生产过程中所需的掩模板上的图形来 自版图。 掩膜图 掩膜上的图形决定着芯片上器件或连接物 理层的尺寸。因此版图上的几何图形尺寸与 芯片上物理层的尺寸直接相关。 二.设计规则 设计规则是如何向电路设计及版图设计 工程师精确说明工艺线的加工能力，就是 设计规则描述的内容。包括几何设计规则、 电学设计规则、布线规则。 不同的工艺，就有不同的设计规则。 版图设计规则：是指为了保证电路的功能和一定的成品率而提出的一组最小尺寸，如最小线宽、最小可开孔、线条之间的最小间距、最小套刻间距等。 设计规则反映了性能和成品率之间可能的最好的折衷。规则越保守，能工作的电路就越多(即成品率越高)；然而，规则越富有进取性，则电路性能改进的可能性也越大，这种改进可能是以牺牲成品率为代价的。 描述几何设计规则的方法：微米规则和λ规则。 1.版图几何设计规则 层次 把设计过程抽象成若干易于处理的概念 性版图层次，这些层次代表线路转换成硅 芯片时所必需的掩模图形。 下面以某种N阱的硅栅工艺为例分别 介绍层次的概念 层次表示 含义 标示图 NWELL N阱层 Locos N+或P+有源区层 Poly 多晶硅层 Contact 接触孔层 Metal 金属层 Pad 焊盘钝化层 NWELL硅栅的层次标示 编号 描 述 尺寸 (μm ) 目的与作用 1.1 N阱最小宽度 10.0 保证光刻精度和器件尺寸 1.2 N阱最小间距 10.0 防止不同电位阱间干扰 1.3 N阱内N阱覆盖P+ 2.0 保证N阱四周的场注N区环的尺寸 1.4 N阱到N阱外N+距离 8.0 减少闩锁效应 N阱设计规则 编 号 描 述 尺寸 目的与作用 2.1 P+、N+有源区宽度 3.5 保证器件尺寸，减少窄沟道效应 2.2 P+、N+有源区间距 3.5 减少寄生效应 P+、N+有源区设计规则 编号 描 述 尺 寸 目的与作用 3.1 多晶硅最小宽度 3.0 保证多晶硅线的必要电导 3.2 多晶硅间距 2.0 防止多晶硅联条 3.3 与有源区最小外间距 1.0 保证沟道区尺寸 3.4 多晶硅伸出有源区 1.5 保证栅长及源、漏区的截断 3.5 与有源区最小内间距 3.0 保证电流在整个栅宽范围内均匀流动 Poly层的设计规则 编 号 描 述 尺 寸 目的与作用 4.1 接触孔大小 2.0x2.0 保证与铝布线的良好接触 4.2 接触孔间距 2.0 保证良好接触 4.3 多晶硅覆盖孔 1.0 防止漏电和短路 4.4 有源区覆盖孔 1.5 防止PN结漏电和短路 4.5 有源区孔到栅距离 1.5 防止源、漏区与栅短路 4.6 多晶硅孔到有源区距离 1.5 防止源、漏区与栅短路 4.7 金属覆盖孔 1.0 保证接触，防止断条 Contact层的设计规则 编 号 描 述