第三版分章节目录_标题三.docxVIP

第一章 HDL与集成电路设计11.1本章概要11.2集成电路设计基础21.2.1集成电路的概念21.2.2IC设计的本质61.2.3IC设计流程81.3Verilog HDL 快速入门161.3.1Verilog HDL简介161.3.2Verilog的表达能力161.3.3第一个Verilog程序：通用加法器171.3.4第二个Verilog程序：多路选择器与运算操作191.3.5第三个Verilog程序：D触发器和多路延迟251.3.6第四个Verilog程序：function与时序电路组合321.3.7第五个Verilog程序：有限状态机431.3.8第六个Verilog程序：写testbench601.3.9第七个Verilog程序：SPI总线801.3.10第八个Verilog程序：异步UART861.3.11一些有用的Verilog程序931.3.12Verilog之间的差异1001.3.13Verilog语法小结1001.4复杂模块的设计1031.4.1结构化的设计1031.4.2数据流(Data path)的设计1071.4.3控制流的设计1241.4.4重要接口部件设计1271.5数的表示与基本运算1361.5.1数表示方法1361.5.2定点数的计算规则1401.5.3定点数的移位规则1421.6Verilog编程规范1461.6.1文档规范1461.6.2编程规范1461.6.3文件头定义格式1461.6.4格式规则1471.6.5命名规则1471.6.6整体编码规则1481.6.7全局信号编码规则1551.6.8模块编码规则1561.6.9可综合性设计1561.6.10可重用设计1571.6.11编码规范小结1571.7HDL电路设计技巧1581.7.1芯片设计的核心目标1581.7.2如何提高电路运行速度1591.7.3如何降低电路规模（使用面积）1621.7.4如何优化时序175总结183第二章 FPGA设计入门12.1本章概要12.2FPGA简介22.2.1FPGA功能强大的秘密42.2.2为什么FPGA具备可编程能力52.2.3FPGA其它内部单元92.2.4FPGA应用场合92.2.5FPGA的设计流程112.2.6FPGA的层次提升202.3FPGA与ASIC的差异232.4FPGA的基本构成252.4.1FPGA的RAM 资源252.4.2DSP资源342.4.3PLL资源412.4.4IO管脚（PIN）资源462.4.5SERDES482.5FPGA的调试522.5.1In-System Memory Content Editor 522.5.2内嵌逻辑分析仪（SignalTap或ChipScope）542.5.3虚拟JTAG（Virtual JTAG）602.5.4LogicLock662.5.5调试设计的指导原则682.6FPGA的设计方法692.6.1FPGA的设计规范（design Specification）692.6.2FPGA的整体结构设计702.7FPGA电路的优化842.7.1整体优化原则852.7.2FPGA优化举例862.8FPGA可综合的概念892.8.1可综合与不可综合的归纳892.8.2always可综合的概念902.8.3有限状态机FSM可综合的概念912.8.4可综合模块举例922.9FPGA设计的注意事项992.9.1外部接口992.9.2时钟电路992.9.3复位电路1022.9.4FPGA的设计检查项1052.10附录2.A开发流程与应用环境快速搭建1082.10.1FPGA仿真环境1082.10.2基于Xilinx的ESL软件测试环境的搭建与调试1192.10.3基于Zynq开发板的vivado开发流程130总结136第三章数字信号处理与算法设计思想13.1本章概要13.2通信模型的模型构架23.2.1通信电路的组成结构23.2.2常见的算法单元模块23.3通信系统的基本算法43.4通信系统芯片设计的基本套路73.4.1芯片设计的整体流程73.4.2需求类别分析73.4.3高速通信芯片的实现方案83.4.4中速通信芯片的实现93.4.5低速通信芯片的实现113.4.6传统终端基带芯片的方案123.5数字滤波器设计143.5.1FIR滤波器的基本概念143.5.2FIR滤波器的基本硬件实现163.5.3FIR滤波器硬件实现结构概述193.5.4基于分布式DA算法的FIR滤波器273.5.5IIR滤波器设计353.5.6数字滤波器的扩展应用——相关（correlation analysis）383.6FFT原理与硬件设计423.6.1概述423.6.2FFT理论描述443.6.3FFT标准算法在实现中需要解决的问题483.6.4FFT硬件实现503.6