宽带数字信道化并行结构及FPGA实现.pdfVIP

下载本文档

16
0
约1.76万字
约 6页
2017-12-07 发布于山东
举报
版权申诉

宽带数字信道化并行结构及FPGA实现.pdf

1、本文档共6页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

第25卷第5期数据采集与处理 V01．25No．5 ofData 2010年9月 Journal AcquisitionProcessing Sep．2010 文章编号：1004—9037(2010)05—0661—05 宽带数字信道化并行结构及FPGA实现周直唐斌祝俊 (电子科技大学电子工程学院，成都，610054) 摘要：针对宽带数字信道化接收实时处理问题，提出了一种基于多相DFT滤波器组展开的并行结构．该结构从多处理嚣并行工作和系统工作频率上升两方面提高了信道化数据处理吞吐率。考虑到并行结构需要成倍资源消耗，对主要处理单元做出硬件资源优化，在单片FPGA上完成了2Gsps数据流的实时处理，实现了瞬时覆盖带宽 1GHz、有效通道数128的宽带数字信道化，保证了宽带信号时域及烦域的全覆盖。理论分析和硬件测试验证了结构的有效性。关键词：宽带数字信道化；并行结构；吞吐率；FPGA 中图分类号：TN971．+1 文献标识码：A Wideband ParallelArchitecture Channelized Digital andIts FPGA Implementation Zhou Bin，ZhuJun Zhi，Tang ofElectronic ofElectronicScience (School Engineering，University and of TechnologyChina，Chengdu，610054，China) atthereal·time ofthewidebandchannelizer，aar- Abstract：Aimed processing digital parallel chitectureis fromthe transformationoftheDFT filterbanks． proposed unfolding polyphase Thearchitectureincreasesthe thesimultaneousworkofthemulti- channelized throughputby andthe ofthe clock．Thehardwareresource of processorsimprovementsystem optimization the unitsis reducetheintensivedemandsofthe ar- main to area processingpresented parallel chitecture．Awidebandchannelizedreceiverwith2 rate，1GHzinstan— digi